Optoelektronischer Halbleiterchip
Die Erfindung betrifft ein Verfahren zum Herstellen eines optoelektronischen Halbleiterchips. Das Verfahren umfasst ein Ausbilden einer Halbleiterschichtenfolge (130) auf einem Ausgangssubstrat (120) und ein Strukturieren der Halbleiterschichtenfolge (130), wobei eine Halbleiterstruktur (230, 232) i...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | ger |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Die Erfindung betrifft ein Verfahren zum Herstellen eines optoelektronischen Halbleiterchips. Das Verfahren umfasst ein Ausbilden einer Halbleiterschichtenfolge (130) auf einem Ausgangssubstrat (120) und ein Strukturieren der Halbleiterschichtenfolge (130), wobei eine Halbleiterstruktur (230, 232) in Form einer Erhebung mit einer umlaufenden Mantelfläche (239) ausgebildet wird, indem Material der Halbleiterschichtenfolge (130) in einem die Halbleiterstruktur (230, 232) umgebenden Bereich wenigstens bis zu einer Tiefe entfernt wird, dass die aktive Zone (133) der Halbleiterschichtenfolge (130) an der umlaufenden Mantelfläche (239) freiliegt. Das Verfahren umfasst ferner ein Ausbilden einer Passivierungsschicht (150), wobei die Passivierungsschicht (150) auf der umlaufenden Mantelfläche (239) der Halbleiterstruktur (230, 232) angeordnet ist, ein Ausbilden einer Anschlussstruktur im Bereich der Halbleiterstruktur (230, 232) mit wenigstens einer Durchkontaktierung (260) nach dem Ausbilden der Passivierungsschicht (150), ein Verbinden der Anschlussstruktur mit einem Trägersubstrat (125), und ein Entfernen des Ausgangssubstrats (120). Die Erfindung betrifft des Weiteren einen optoelektronischen Halbleiterchip.
An optoelectronic semiconductor chip includes a carrier substrate; a semiconductor body having a circumferential lateral surface, including a first and a second semiconductor region and, arranged there between, an active zone that generates radiation; and a connection structure including a first and a second conductive connection layer, separated from one another, wherein the first connection layer electrically connects to the first semiconductor region and the second connection layer via at least one plated-through hole electrically connects to the second semiconductor region, wherein the semiconductor body is surrounded by a passivation layer arranged on the lateral surface, and at least one further layer is arranged in a region surrounding the passivation layer. |
---|