Verfahren und Schaltungseinheit zum Ermitteln von Fehlerzuständen einer Halbbrückenschaltung

Ein Gegenstand der Anmeldung betrifft ein Verfahren zum Ermitteln von Fehlerzuständen einer, zumindest einen ersten Halbleiterschalter (HS1) und einen zweiten Halbleiterschalter (HS2) aufweisenden Halbbrückenschaltung (HBS), wobei der erste Halbleiterschalter (HS1) und der zweite Halbleiterschalter (HS2) zueinander in einer Reihenschaltung geschaltet und mittels jeweils eines Steuersignals steuerbar sind und wobei der erste Halbleiterschalter (HS1) und der zweite Halbleiterschalter (HS2) jeweils einen geöffneten und einen geschlossenen Schaltzustand einnehmen können. Es erfolgt ein Ermitteln eines Ist-Schaltzustands und eines Soll-Schaltzustands des ersten Halbleiterschalters (HS1). Zudem erfolgt ein Ermitteln eines Ist-Schaltzustands und eines Soll-Schaltzustands des zweiten Halbleiterschalters (HS2). Ferner erfolgt ein Erkennen eines Brückenkurzschlusses bei der Halbbrückenschaltung (HBS), falls der Ist-Schaltzustand des ersten Halbleiterschalters (HS1) von dem Soll-Schaltzustand des ersten Halbleiterschalters (HS1) verschieden ist und zudem der Ist-Schaltzustand des zweiten Halbleiterschalters (HS2) von dem Soll-Schaltzustand des zweiten Halbleiterschalters (HS2) verschieden ist. A method is disclosed for determining fault states in a half-bridge circuit having at least a first semiconductor switch and a second semiconductor switch are connected in series with one another and each controllable by a control signal to switch between an open and a closed switching state. For each of the first and second semiconductor switches, an actual switching state and a setpoint switching state are determined. A bridge short circuit in the half-bridge circuit is identified if both (a) the actual switching state of the first semiconductor switch is different than the setpoint switching state of the first semiconductor switch and (b) the actual switching state of the second semiconductor switch is different than the setpoint switching state of the second semiconductor switch.