Halbleitervorrichtung und Herstellungsverfahren

In verschiedenen Ausführungsformen kann eine Halbleitervorrichtung aufweisen: einen Träger; einen über einer ersten Seite des Trägers angeordneten Halbleiterchip; einen Schichtstapel, der zwischen dem Träger und dem Halbleiterchip und/oder über einer zweiten Seite des Trägers, die von dem Halbleiter...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: OTREMBA, RALF, LEE, KEAN CHEONG, LEE, TECK SIM, SCHREDL, JUERGEN, POH, YONG CHERN, TAN, SZE LIN CELINE, HOEGLAUER, JOSEF, SCHLOEGEL, XAVER
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator OTREMBA, RALF
LEE, KEAN CHEONG
LEE, TECK SIM
SCHREDL, JUERGEN
POH, YONG CHERN
TAN, SZE LIN CELINE
HOEGLAUER, JOSEF
SCHLOEGEL, XAVER
description In verschiedenen Ausführungsformen kann eine Halbleitervorrichtung aufweisen: einen Träger; einen über einer ersten Seite des Trägers angeordneten Halbleiterchip; einen Schichtstapel, der zwischen dem Träger und dem Halbleiterchip und/oder über einer zweiten Seite des Trägers, die von dem Halbleiterchip abgewandt ist, ausgebildet ist, wobei der Schichtstapel zumindest eine erste elektrisch isolierende Schicht aufweist, wobei die erste elektrisch isolierende Schicht ein Laminat aufweist, das ein erstes elektrisch isolierendes Matrixmaterial und ein in dem ersten elektrisch isolierenden Matrixmaterial eingebettetes mechanisch stabilisierendes Material aufweist. In various embodiments, a semiconductor device may include: a carrier; a semiconductor chip disposed over a first side of the carrier; a layer stack disposed between the carrier and the semiconductor chip or over a second side of the carrier opposite the semiconductor chip, or both, the layer stack including at least a first electrically insulating layer, the first electrically insulating layer having a laminate having a first electrically insulating matrix material and a first mechanically stabilizing material embedded in the first electrically insulating matrix material.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE102012112682A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE102012112682A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE102012112682A13</originalsourceid><addsrcrecordid>eNrjZND3SMxJyknNLEktKssvKspMzigpzUtXKM1LUfBILSouSc3JAfKLy1KL0hIzilLzeBhY0xJzilN5oTQ3g6qba4izh25qQX58anFBYnJqXmpJvIuroYGRgaGRoaGRmYWRo6ExseoABD0tgw</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Halbleitervorrichtung und Herstellungsverfahren</title><source>esp@cenet</source><creator>OTREMBA, RALF ; LEE, KEAN CHEONG ; LEE, TECK SIM ; SCHREDL, JUERGEN ; POH, YONG CHERN ; TAN, SZE LIN CELINE ; HOEGLAUER, JOSEF ; SCHLOEGEL, XAVER</creator><creatorcontrib>OTREMBA, RALF ; LEE, KEAN CHEONG ; LEE, TECK SIM ; SCHREDL, JUERGEN ; POH, YONG CHERN ; TAN, SZE LIN CELINE ; HOEGLAUER, JOSEF ; SCHLOEGEL, XAVER</creatorcontrib><description>In verschiedenen Ausführungsformen kann eine Halbleitervorrichtung aufweisen: einen Träger; einen über einer ersten Seite des Trägers angeordneten Halbleiterchip; einen Schichtstapel, der zwischen dem Träger und dem Halbleiterchip und/oder über einer zweiten Seite des Trägers, die von dem Halbleiterchip abgewandt ist, ausgebildet ist, wobei der Schichtstapel zumindest eine erste elektrisch isolierende Schicht aufweist, wobei die erste elektrisch isolierende Schicht ein Laminat aufweist, das ein erstes elektrisch isolierendes Matrixmaterial und ein in dem ersten elektrisch isolierenden Matrixmaterial eingebettetes mechanisch stabilisierendes Material aufweist. In various embodiments, a semiconductor device may include: a carrier; a semiconductor chip disposed over a first side of the carrier; a layer stack disposed between the carrier and the semiconductor chip or over a second side of the carrier opposite the semiconductor chip, or both, the layer stack including at least a first electrically insulating layer, the first electrically insulating layer having a laminate having a first electrically insulating matrix material and a first mechanically stabilizing material embedded in the first electrically insulating matrix material.</description><language>ger</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2013</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20130620&amp;DB=EPODOC&amp;CC=DE&amp;NR=102012112682A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25544,76292</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20130620&amp;DB=EPODOC&amp;CC=DE&amp;NR=102012112682A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>OTREMBA, RALF</creatorcontrib><creatorcontrib>LEE, KEAN CHEONG</creatorcontrib><creatorcontrib>LEE, TECK SIM</creatorcontrib><creatorcontrib>SCHREDL, JUERGEN</creatorcontrib><creatorcontrib>POH, YONG CHERN</creatorcontrib><creatorcontrib>TAN, SZE LIN CELINE</creatorcontrib><creatorcontrib>HOEGLAUER, JOSEF</creatorcontrib><creatorcontrib>SCHLOEGEL, XAVER</creatorcontrib><title>Halbleitervorrichtung und Herstellungsverfahren</title><description>In verschiedenen Ausführungsformen kann eine Halbleitervorrichtung aufweisen: einen Träger; einen über einer ersten Seite des Trägers angeordneten Halbleiterchip; einen Schichtstapel, der zwischen dem Träger und dem Halbleiterchip und/oder über einer zweiten Seite des Trägers, die von dem Halbleiterchip abgewandt ist, ausgebildet ist, wobei der Schichtstapel zumindest eine erste elektrisch isolierende Schicht aufweist, wobei die erste elektrisch isolierende Schicht ein Laminat aufweist, das ein erstes elektrisch isolierendes Matrixmaterial und ein in dem ersten elektrisch isolierenden Matrixmaterial eingebettetes mechanisch stabilisierendes Material aufweist. In various embodiments, a semiconductor device may include: a carrier; a semiconductor chip disposed over a first side of the carrier; a layer stack disposed between the carrier and the semiconductor chip or over a second side of the carrier opposite the semiconductor chip, or both, the layer stack including at least a first electrically insulating layer, the first electrically insulating layer having a laminate having a first electrically insulating matrix material and a first mechanically stabilizing material embedded in the first electrically insulating matrix material.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2013</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZND3SMxJyknNLEktKssvKspMzigpzUtXKM1LUfBILSouSc3JAfKLy1KL0hIzilLzeBhY0xJzilN5oTQ3g6qba4izh25qQX58anFBYnJqXmpJvIuroYGRgaGRoaGRmYWRo6ExseoABD0tgw</recordid><startdate>20130620</startdate><enddate>20130620</enddate><creator>OTREMBA, RALF</creator><creator>LEE, KEAN CHEONG</creator><creator>LEE, TECK SIM</creator><creator>SCHREDL, JUERGEN</creator><creator>POH, YONG CHERN</creator><creator>TAN, SZE LIN CELINE</creator><creator>HOEGLAUER, JOSEF</creator><creator>SCHLOEGEL, XAVER</creator><scope>EVB</scope></search><sort><creationdate>20130620</creationdate><title>Halbleitervorrichtung und Herstellungsverfahren</title><author>OTREMBA, RALF ; LEE, KEAN CHEONG ; LEE, TECK SIM ; SCHREDL, JUERGEN ; POH, YONG CHERN ; TAN, SZE LIN CELINE ; HOEGLAUER, JOSEF ; SCHLOEGEL, XAVER</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE102012112682A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2013</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>OTREMBA, RALF</creatorcontrib><creatorcontrib>LEE, KEAN CHEONG</creatorcontrib><creatorcontrib>LEE, TECK SIM</creatorcontrib><creatorcontrib>SCHREDL, JUERGEN</creatorcontrib><creatorcontrib>POH, YONG CHERN</creatorcontrib><creatorcontrib>TAN, SZE LIN CELINE</creatorcontrib><creatorcontrib>HOEGLAUER, JOSEF</creatorcontrib><creatorcontrib>SCHLOEGEL, XAVER</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>OTREMBA, RALF</au><au>LEE, KEAN CHEONG</au><au>LEE, TECK SIM</au><au>SCHREDL, JUERGEN</au><au>POH, YONG CHERN</au><au>TAN, SZE LIN CELINE</au><au>HOEGLAUER, JOSEF</au><au>SCHLOEGEL, XAVER</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Halbleitervorrichtung und Herstellungsverfahren</title><date>2013-06-20</date><risdate>2013</risdate><abstract>In verschiedenen Ausführungsformen kann eine Halbleitervorrichtung aufweisen: einen Träger; einen über einer ersten Seite des Trägers angeordneten Halbleiterchip; einen Schichtstapel, der zwischen dem Träger und dem Halbleiterchip und/oder über einer zweiten Seite des Trägers, die von dem Halbleiterchip abgewandt ist, ausgebildet ist, wobei der Schichtstapel zumindest eine erste elektrisch isolierende Schicht aufweist, wobei die erste elektrisch isolierende Schicht ein Laminat aufweist, das ein erstes elektrisch isolierendes Matrixmaterial und ein in dem ersten elektrisch isolierenden Matrixmaterial eingebettetes mechanisch stabilisierendes Material aufweist. In various embodiments, a semiconductor device may include: a carrier; a semiconductor chip disposed over a first side of the carrier; a layer stack disposed between the carrier and the semiconductor chip or over a second side of the carrier opposite the semiconductor chip, or both, the layer stack including at least a first electrically insulating layer, the first electrically insulating layer having a laminate having a first electrically insulating matrix material and a first mechanically stabilizing material embedded in the first electrically insulating matrix material.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language ger
recordid cdi_epo_espacenet_DE102012112682A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title Halbleitervorrichtung und Herstellungsverfahren
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-28T07%3A41%3A52IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=OTREMBA,%20RALF&rft.date=2013-06-20&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE102012112682A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true