Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis

Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis

Ein Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionale integrierte Schaltkreise umfasst Folgendes: Anbringen einer Metallschicht auf einem ersten Träger, Anbringen einer ersten Seite einer Kapselungskomponente auf der Metallschicht, wobei die Kapselungskomponente mehrere Durchkont...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: YEE, KUOUNG, LIN, CHIA-HSIANG, YU, CHUN HUI, YEN, LIANG-JU, SHEU, LAWRENCE CHIANG, YU, CHEN-HUA, LIN, YEONG-JYH
Format: Patent
Sprache:ger
Schlagworte:
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator YEE, KUOUNG
LIN, CHIA-HSIANG
YU, CHUN HUI
YEN, LIANG-JU
SHEU, LAWRENCE CHIANG
YU, CHEN-HUA
LIN, YEONG-JYH
description Ein Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionale integrierte Schaltkreise umfasst Folgendes: Anbringen einer Metallschicht auf einem ersten Träger, Anbringen einer ersten Seite einer Kapselungskomponente auf der Metallschicht, wobei die Kapselungskomponente mehrere Durchkontakte umfasst. Das Verfahren umfasst des Weiteren Folgendes: Befüllen der mehreren Durchkontakte mit einem Metallmaterial mittels eines elektrochemischen Plattierungsprozesses, wobei die Metallschicht als eine Elektrode für den elektrochemischen Plattierungsprozess fungiert, Anbringen eines zweiten Trägers auf einer zweiten Seite der Kapselungskomponente, Ablösen des ersten Trägers von der Kapselungskomponente, Ausbilden einer Photoresistschicht auf der Metallschicht, Strukturieren der Photoresistschicht und Ablösen frei liegender Abschnitte der Metallschicht.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE102012106892A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE102012106892A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE102012106892A13</originalsourceid><addsrcrecordid>eNqNirEOgjAURVkcjPoPXRxNWkyMjkQx7hoHFyz0AS-WB3ltMfHb3PwxO_gBTjfnnjNN7lfgWrcMJF6hE1lwJVoTaexJ3J7oqhZoBC6RTKAmivrzZmEY0GAH5LAnbeON5KFhBPYRzlWrrX_EyM2TSa2tg8VvZ8nymF_2pxUMfQFu0BUQ-OKQK5lKlSq52e7STK3_7b7GJkDo</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis</title><source>esp@cenet</source><creator>YEE, KUOUNG ; LIN, CHIA-HSIANG ; YU, CHUN HUI ; YEN, LIANG-JU ; SHEU, LAWRENCE CHIANG ; YU, CHEN-HUA ; LIN, YEONG-JYH</creator><creatorcontrib>YEE, KUOUNG ; LIN, CHIA-HSIANG ; YU, CHUN HUI ; YEN, LIANG-JU ; SHEU, LAWRENCE CHIANG ; YU, CHEN-HUA ; LIN, YEONG-JYH</creatorcontrib><description>Ein Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionale integrierte Schaltkreise umfasst Folgendes: Anbringen einer Metallschicht auf einem ersten Träger, Anbringen einer ersten Seite einer Kapselungskomponente auf der Metallschicht, wobei die Kapselungskomponente mehrere Durchkontakte umfasst. Das Verfahren umfasst des Weiteren Folgendes: Befüllen der mehreren Durchkontakte mit einem Metallmaterial mittels eines elektrochemischen Plattierungsprozesses, wobei die Metallschicht als eine Elektrode für den elektrochemischen Plattierungsprozess fungiert, Anbringen eines zweiten Trägers auf einer zweiten Seite der Kapselungskomponente, Ablösen des ersten Trägers von der Kapselungskomponente, Ausbilden einer Photoresistschicht auf der Metallschicht, Strukturieren der Photoresistschicht und Ablösen frei liegender Abschnitte der Metallschicht.</description><language>ger</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2013</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20131128&amp;DB=EPODOC&amp;CC=DE&amp;NR=102012106892A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25543,76293</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20131128&amp;DB=EPODOC&amp;CC=DE&amp;NR=102012106892A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>YEE, KUOUNG</creatorcontrib><creatorcontrib>LIN, CHIA-HSIANG</creatorcontrib><creatorcontrib>YU, CHUN HUI</creatorcontrib><creatorcontrib>YEN, LIANG-JU</creatorcontrib><creatorcontrib>SHEU, LAWRENCE CHIANG</creatorcontrib><creatorcontrib>YU, CHEN-HUA</creatorcontrib><creatorcontrib>LIN, YEONG-JYH</creatorcontrib><title>Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis</title><description>Ein Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionale integrierte Schaltkreise umfasst Folgendes: Anbringen einer Metallschicht auf einem ersten Träger, Anbringen einer ersten Seite einer Kapselungskomponente auf der Metallschicht, wobei die Kapselungskomponente mehrere Durchkontakte umfasst. Das Verfahren umfasst des Weiteren Folgendes: Befüllen der mehreren Durchkontakte mit einem Metallmaterial mittels eines elektrochemischen Plattierungsprozesses, wobei die Metallschicht als eine Elektrode für den elektrochemischen Plattierungsprozess fungiert, Anbringen eines zweiten Trägers auf einer zweiten Seite der Kapselungskomponente, Ablösen des ersten Trägers von der Kapselungskomponente, Ausbilden einer Photoresistschicht auf der Metallschicht, Strukturieren der Photoresistschicht und Ablösen frei liegender Abschnitte der Metallschicht.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2013</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNirEOgjAURVkcjPoPXRxNWkyMjkQx7hoHFyz0AS-WB3ltMfHb3PwxO_gBTjfnnjNN7lfgWrcMJF6hE1lwJVoTaexJ3J7oqhZoBC6RTKAmivrzZmEY0GAH5LAnbeON5KFhBPYRzlWrrX_EyM2TSa2tg8VvZ8nymF_2pxUMfQFu0BUQ-OKQK5lKlSq52e7STK3_7b7GJkDo</recordid><startdate>20131128</startdate><enddate>20131128</enddate><creator>YEE, KUOUNG</creator><creator>LIN, CHIA-HSIANG</creator><creator>YU, CHUN HUI</creator><creator>YEN, LIANG-JU</creator><creator>SHEU, LAWRENCE CHIANG</creator><creator>YU, CHEN-HUA</creator><creator>LIN, YEONG-JYH</creator><scope>EVB</scope></search><sort><creationdate>20131128</creationdate><title>Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis</title><author>YEE, KUOUNG ; LIN, CHIA-HSIANG ; YU, CHUN HUI ; YEN, LIANG-JU ; SHEU, LAWRENCE CHIANG ; YU, CHEN-HUA ; LIN, YEONG-JYH</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE102012106892A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2013</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>YEE, KUOUNG</creatorcontrib><creatorcontrib>LIN, CHIA-HSIANG</creatorcontrib><creatorcontrib>YU, CHUN HUI</creatorcontrib><creatorcontrib>YEN, LIANG-JU</creatorcontrib><creatorcontrib>SHEU, LAWRENCE CHIANG</creatorcontrib><creatorcontrib>YU, CHEN-HUA</creatorcontrib><creatorcontrib>LIN, YEONG-JYH</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>YEE, KUOUNG</au><au>LIN, CHIA-HSIANG</au><au>YU, CHUN HUI</au><au>YEN, LIANG-JU</au><au>SHEU, LAWRENCE CHIANG</au><au>YU, CHEN-HUA</au><au>LIN, YEONG-JYH</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis</title><date>2013-11-28</date><risdate>2013</risdate><abstract>Ein Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionale integrierte Schaltkreise umfasst Folgendes: Anbringen einer Metallschicht auf einem ersten Träger, Anbringen einer ersten Seite einer Kapselungskomponente auf der Metallschicht, wobei die Kapselungskomponente mehrere Durchkontakte umfasst. Das Verfahren umfasst des Weiteren Folgendes: Befüllen der mehreren Durchkontakte mit einem Metallmaterial mittels eines elektrochemischen Plattierungsprozesses, wobei die Metallschicht als eine Elektrode für den elektrochemischen Plattierungsprozess fungiert, Anbringen eines zweiten Trägers auf einer zweiten Seite der Kapselungskomponente, Ablösen des ersten Trägers von der Kapselungskomponente, Ausbilden einer Photoresistschicht auf der Metallschicht, Strukturieren der Photoresistschicht und Ablösen frei liegender Abschnitte der Metallschicht.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language ger
recordid cdi_epo_espacenet_DE102012106892A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-25T13%3A07%3A32IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=YEE,%20KUOUNG&rft.date=2013-11-28&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE102012106892A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true