Circuit arrangement for converting high-frequency digital signal in low frequency digital signal, couples high frequency digital signal to other inputs through digital oscillator signal whose frequency is set to different value
The arrangement has an exclusive-OR gate (XOR) which switches the high frequency digital signal (S0) and the digital oscillator signal from input to an output (12) of the exclusive-OR gate, such that composite signal containing the low-frequency digital signal (Sa) is occurred. The high frequency di...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; ger |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | The arrangement has an exclusive-OR gate (XOR) which switches the high frequency digital signal (S0) and the digital oscillator signal from input to an output (12) of the exclusive-OR gate, such that composite signal containing the low-frequency digital signal (Sa) is occurred. The high frequency digital signal is coupled to the other inputs (10b-10n) of exclusive-OR gate through digital oscillator signal (S1-SN), such that frequencies (F1-Fn) of the digital oscillator signal are set to different values.
Die erfindungsgemäße Schaltungsanordnung zur Umsetzung eines Hochfrequenz-Digitalsignals (S0) in ein Niederfrequenz-Digitalsignal (Sa) geht von einem Exklusiv-ODER-Gatter (XOR) aus, an dessen Eingängen das Hochfrequenz-Digitalsignal (S0) und ein digitales Oszillatorsignal geschaltet sind, wobei am Ausgang (12) des Exklusiv-ODER-Gatters (XOR) ein Signalgemisch (Sx) auftritt, welches das Niederfrequenz-Digitalsignal (Sa) enthält. Die erfindungsgemäße Schaltungsanordnung zeichnet sich dadurch aus, dass das Exklusiv-ODER-Gatter (XOR) mindestens drei Eingänge (10a, 10b ... 10n) aufweist, dass an den ersten Eingang (10a) des Exklusiv-ODER-Gatters (XOR) das Hochfrequenz-Digitalsignal (S0) geschaltet ist, dass an den wenigstens zwei weiteren Eingängen (10b ... 10n) ein erstes bis n-tes digitales Oszillatorsignal (S1 ... Sn) geschaltet sind und dass die Frequenzen (F1 ... Fn) des ersten bis n-ten digitalen Oszillatorsignals (S1 ... Sn) jeweils auf unterschiedliche Werte festgelegt sind. |
---|