Schaltungsanordnung zur Vermeidung von Kollisionen beim Datentransfer

Schaltungsanordnung (ASIC) mit einer zumindest Anschlüsse für zu empfangende Daten (M_SDI), für zu sendende Daten (M_SDO) und ein externes Taktsignal (M_CLK) aufweisenden Mikrosekundenbus-Schnittstelle (MSCII Interface) zur Kommunikation mit einem Mikroprozessor (µC), ferner aufweisend:- eine Teilerschaltung (Divider), die die Frequenz des externen Taktsignals (M_CLK) zur Steuerung der Datenübertragung von der Schaltungsanordnung zu dem Mikroprozessor (µC) herunterteilt,- eine Übertragungseinrichtung (ShiftControl), die ausgebildet ist, Daten von der Schaltungsanordnung (ASIC) zu dem Mikrokontroller (uc) mit einer Taktfrequenz zu senden, die geringer ist als eine Taktfrequenz, die beim Empfang von Daten von dem Mikrokontroller (µC) von der Schaltungsanordnung genutzt wird,- eine Zustandsmaschine, die eingerichtet ist, während einer Übertragung von Daten von der Schaltungsanordnung zu dem Mikroprozessor (pC) eine Flagge zu setzen und bei gesetzter Flagge bei einem Empfang von Daten von dem Mikroprozessor (µC) , die eine Antwort von der Schaltungsanordnung (ASIC) an den Mikroprozessor (µC) erfordern, die Übertragung der Antwort an den Mikroprozessor (µC) zu unterdrücken. The invention relates to a circuit assembly (ASIC) having a microsecond bus interface (MSCII Interface) for communicating with a microprocessor (muC). The microsecond bus interface has at least connections for data to be received (M_SDI), for data to be sent (M_SDO), and for an external clock signal (M_CLK). The circuit assembly also has a divider circuit (Divider), which divides the frequency of the external clock signal (M_CLK) in order to control the data transmission from the circuit assembly to a microprocessor (muC), and a state machine, which is designed to set a flag during transmission of data from the circuit assembly to a microprocessor (muC) and, when data requiring a response are received from the microprocessor while the flag is set, to suppress the transmission of the response to the microprocessor (muC).