Halbleitervorrichtung, Herstellungsverfahren dafür und Halbleitergehäuse mit dieser Halbleitervorrichtung

In einer Ausführungsform weist eine Halbleitervorrichtung (1, 2) ein Halbleitersubstrat (10) auf, welches eine erste Oberfläche (11) und eine zweite Oberfläche (12) gegenüber der ersten Oberfläche (11) hat. Die zweite Oberfläche (12) definiert einen Umverdrahtungsgraben (102, 103). Das Substrat (10) hat ein Durchgangsloch (16), welches sich dahin durch erstreckt. Die Halbleitervorrichtung (1, 2) weist auch eine Durchkontaktierung (23) auf, welche in dem Durchgangsloch (16) angeordnet ist. Die Durchkontaktierung (23) kann eine Durchgangsloch-Isolierschicht (22) und einen Sperrschicht (24) aufweisen, welche nacheinanderfolgend an einer inneren Wand (17) des Durchgangslochs (16) gebildet werden. Die Durchkontaktierung (23) kann weiter einen leitfähigen Verbinder (26) benachbart zu der Sperrschicht (24) aufweisen. Die Halbleitervorrichtung (1, 2) weist zusätzlich ein Isolierschichtmuster (35) auf, welches auf der zweiten Oberfläche (12) des Substrats (10) gebildet ist. Das Isolierschichtmuster (35) definiert eine Öffnung (33), welche einen Bereich einer oberen Oberfläche der Durchkontaktierung (23) freilegt. Die Halbleitervorrichtungen (1, 2) schließen eine Umverdrahtungsschicht (45) ein, welche in dem Graben (102, 103) angeordnet ist und elektrisch mit der Durchkontaktierung (23) verbunden ist. Das Isolierschichtmuster (35) überlappt einen Bereich des leitfähigen Verbinders (26). In one embodiment, a semiconductor device includes a semiconductor substrate having a first surface, and a second surface opposite to the first surface. The second surface defines a redistribution trench. The substrate has a via hole extending therethrough. The semiconductor device also includes a through via disposed in the via hole. The through via may include a via hole insulating layer, a barrier layer, sequentially formed on an inner wall of the via hole. The through via may further include a conductive connector adjacent the barrier layer. The semiconductor device additionally includes an insulation layer pattern formed on the second surface of the substrate. The insulation layer pattern defines an opening that exposes a region of a top surface of the through via. The semiconductor devices includes a redistribution layer disposed in the trench and electrically connected to the through via. The insulation layer pattern overlaps a region of the conductive connector.