Vorrichtung und Verfahren zur Generierung redundanter, aber unterschiedlicher Maschinencodes aus einem Quellcode zur Verifizierung für ein sicherheitskritisches System
Verfahren und Vorrichtung zur automatischen Generierung wenigstens zweier redundanter, aber unterschiedlicher Realisierungswege für ein sicherheitskritisches System, dadurch gekennzeichnet, dass die wenigstens zwei Realisierungswege aus einer einzigen Systembechreibung generiert werden, im Besondere...
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Patent |
| Sprache: | ger |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Zusammenfassung: | Verfahren und Vorrichtung zur automatischen Generierung wenigstens zweier redundanter, aber unterschiedlicher Realisierungswege für ein sicherheitskritisches System, dadurch gekennzeichnet, dass die wenigstens zwei Realisierungswege aus einer einzigen Systembechreibung generiert werden, im Besonderen für eine softwarebasierte Lösung, wobei die Quellcode mittels eines Compilers in zwei unterschiedliche Maschinencodes übersetzt wird, die aus asynchronen Befehlssequenzen gebildet werden und durch Ergebnisvergleich eine Fehlerprüfung möglich machen. |
|---|