Prozessor-Anordnung und Verfahren zum Betreiben der Prozessor-Anordnung ohne Verringerung der Gesamtsicherheit

Prozessor-Anordnung, aufweisend: * einen vertrauenswürdigen ersten Prozessor, * einen dem ersten Prozessor zugeordneten ersten geheimen Schlüssel des ersten Prozessors * einen zweiten Prozessor, der in einem vertrauenswürdigen Modus und in einem nicht-vertrauenswürdigen Modus betreibbar ist, * einen dem zweiten Prozessor zugeordneten zweiten geheimen Schlüssel des zweiten Prozessors, * wobei der erste geheime Schlüssel des ersten Prozessors und der zweite geheime Schlüssel des zweiten Prozessors der gleiche gemeinsam genutzte geheime Schlüssel sind, * mindestens einen Speicher, der von dem ersten Prozessor und dem zweiten Prozessor gemeinsam genutzt wird, * wobei der zweite Prozessor aufweist: * eine Speicher-Schnittstelle, die Zugriff auf den mindestens einen Speicher bereitstellt, * eine Prozessor-Kommunikations-Schnittstelle, die einen Speicher-Zugriffsdienst für den ersten Prozessor bereitstellt, * wobei der erste Prozessor aufweist: * eine Prozessor-Kommunikations-Schnittstelle, die den Speicher-Zugriffsdienst von dem zweiten Prozessor verwendet, * wobei der erste Prozessor und der zweite Prozessor mindestens einen kryptographischen Mechanismus im Rahmen von dem Speicher-Zugriffsdienst verwenden, * wobei der erste Prozessor eingerichtet ist, eine Zufallszahl zu erzeugen und diese Zufallszahl dem zweiten Prozessor zu übermitteln, * wobei der zweite Prozessor eingerichtet ist, einen kryptographischen Hash-Wert von einem vorher unter Verwendung des Speicher-Zugriffdienstes gespeicherten Wert und von der Zufallszahl unter Verwendung des gemeinsamen geheimen Schlüssels zu erzeugen und den erzeugten kryptographischen Hash-Wert im Speicher zu speichern, * wobei der erste Prozessor eingerichtet ist, direkt den vorher unter Verwendung des Speicher-Zugriffsdienstes gespeicherten Wert und den gespeicherten kryptographischen Hash-Wert aus dem Speicher zu lesen, und ... Processor arrangement having a first processor, a second processor, and at least one memory configured to be shared by the first processor and the second processor. The second processor has a memory interface configured to provide access to the at least one memory, and a processor communication interface configured to provide a memory access service to the first processor. The first processor has a processor communication interface configured to use the memory access service from the second processor. The first processor and the second processor use at least one cryptographic mechanism in the conte