Halbleitervorrichtung mit einer isolierenden Sperrschicht und darauf bezogenes Verfahren

Eine Halbleitervorrichtung mit einer isolierenden Sperrschicht und ein darauf bezogenes Verfahren einer Herstellung werden offenbart. Ein Halbleitervorrichtungs-Halbleitersubstrat (105) umfasst eine Mehrzahl aktiver Regionen (115a), wobei die aktiven Regionen (115a) durch eine Vorrichtungstrennschic...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: SEO, HYEOUNG-WON, KIM, DONG-HYUN, LEE, KANG-YOON, KIM, SEONG-GOO
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Eine Halbleitervorrichtung mit einer isolierenden Sperrschicht und ein darauf bezogenes Verfahren einer Herstellung werden offenbart. Ein Halbleitervorrichtungs-Halbleitersubstrat (105) umfasst eine Mehrzahl aktiver Regionen (115a), wobei die aktiven Regionen (115a) durch eine Vorrichtungstrennschicht (110) definiert sind und entlang einer ersten Richtung angeordnet sind, eine Mehrzahl von Bitleitungselektroden (135), die mit den aktiven Regionen (115a) verbunden sind, wobei sich jede der Bitleitungselektroden (135) entlang einer zweiten Richtung erstreckt, und eine Mehrzahl erster isolierender Sperrschichten (155a). Jede der ersten isolierenden Sperrschichten (155a) erstreckt sich entlang einer dritten Richtung, mindestens eine der ersten isolierenden Sperrschichten (155a) ist auf einem entsprechenden ersten Abstand der Vorrichtungstrennschicht (110), die zwischen zwei der aktiven Regionen (115a) angeordnet ist, angeordnet, wobei die zwei aktiven Regionen (115a) entlang der ersten Richtung benachbart sind und sich die erste Richtung und die zweite Richtung voneinander unterscheiden. A semiconductor device comprising a barrier insulating layer and a related method of fabrication is disclosed. The semiconductor device semiconductor substrate includes a plurality of active regions, wherein active regions are defined by a device isolation layer and are disposed along a first direction; a plurality of bit line electrodes connected to the active regions, wherein each of the bit line electrodes extends along a second direction; and a plurality of first barrier insulating layers. Each of the first barrier insulating layers extends along a third direction, at least one of the first barrier insulating layers is disposed on a corresponding first portion of the device isolation layer disposed between two of the active regions, the two of the active regions are adjacent along the first direction, and the first direction and the second direction differ from one another.