Verschlüsselungsprozessor und Verfahren zum Schreiben und Lesen von Daten

Verschlüsselungsprozessor für eine Speicherkarte, die verschlüsselte Daten in einem Speicherchip speichert, umfassend- einen Verschlüsselungsschlüsselgenerator (133) zum Erzeugen von vorbestimmten verschlüsselten XOR-Schlüsseln in Reaktion auf ein erstes Steuersignal (EES) und zum sequentiellen Ausgeben der vorbestimmten verschlüsselten XOR-Schlüssel in Reaktion auf ein zweites Steuersignal (XFS),- einen FIFO-Speicher (132) zum sequentiellen Ausgeben von vorbestimmten Daten in Reaktion auf ein drittes Steuersignal (DFS),- einen Logikoperator (134) zum Ausführen einer logischen XOR-Verknüpfung der vom FIFO-Speicher ausgegebenen vorbestimmten Daten mit den vom Verschlüsselungsschlüsselgenerator ausgegebenen vorbestimmten verschlüsselten XOR-Schlüsseln während eines Datenschreibvorgangs, um die vorbestimmten Daten sequentiell zu verschlüsseln und dadurch verschlüsselte Daten zu erhalten, die zu einer Speicherschnittstelle (140) übertragen werden, und- eine Steuerschaltung (131) zum Erzeugen des ersten Steuersignals, des zweiten Steuersignals und des dritten Steuersignals in Reaktion auf einen Datenschreibbefehl und eine Schreibadresse während eines Datenschreibvorgangs, wobei das dritte Steuersignal dem FIFO-Speicher zugeführt wird und das erste und zweite Steuersignal dem Verschlüsselungsschlüsselgenerator zugeführt werden. An encryption processor, for storing encrypted data in a memory chip of a memory card, includes a FIFO memory for sequentially outputting m-bit data in response to a first signal, and an encryption key generator for generating m-bit encrypted keys (m being a positive integer) in response to a second signal and for sequentially outputting the keys in response to a third signal. A logic operator performs a logic operation on the data from the FIFO memory with the keys from the encryption key generator during a data write operation to sequentially encrypt the data. The logic operator performs a logic operation on the encrypted data received from a memory interface with the keys output from the encryption key generator during a data read operation in order to sequentially decode the encrypted data. The second signal is simultaneously generated with one of the write command or the read command.