Leistungshalbleiterbauelement und DMOS - Leistungshalbleiterbauelement

Leistungshalbleiterbauelement mit einem Logiktransistorbereich (I) und einem Leistungstransistorbereich (II), die in einem gemeinsamen Halbleitersubstrat (1) ausgebildet sind, wobei zumindest teilweise an der Oberfläche des Halbleitersubstrats (1) eine isolierende Trägerschicht (4) ausgebildet ist, auf der eine erste Leitbahnschicht (5) ausgebildet ist, die zumindest im Logiktransistorbereich (I) Aussparungen (L) aufweist; eine isolierende Füllschicht (6) auf der ersten Leitbahnschicht (5) und auf der isolierenden Trägerschicht (4) ausgebildet ist, die die Aussparungen (L) auffüllt; eine SiON-Schicht (7) auf der isolierenden Füllschicht (6) ausgebildet ist; und eine zweite Leitbahnschicht (9) über der SiON-Schicht (7) ausgebildet ist. The device has a support substrate (S), and a conducting path layer (5) formed on the support substrate and including openings (L). An insulated filling layer (6) is formed on the conducting path layer and the support substrate. A silicon oxygen nitride-layer (7) is formed on the filling layer, where another conducting path layer (9) is formed over the layer (7). A masking layer is formed between the layers (7, 9) and has silicon oxide and silicon carbide. An intermetal dielectric is provided between the path layers by the filling layer such that the layer (7) is formed on the dielectric. The conducting path layer (5) has aluminum, copper, nickel and tungsten, where the conducting path layer (9) has copper, nickel, nickel-palladium and nickel platinum. Independent claims are also included for the following: (1) a power semiconductor component with a logic transistor area and a power transistor area; and (2) a double-diffused metal oxide power semiconductor component with a logic transistor area.