Speicherzellenarray und Verfahren zum Ausbilden eines Speicherzellenarrays

Ein Speicherzellenarray (5, 5') umfasst Speicherzellen (50), entlang einer ersten Richtung (62) verlaufende Bitleitungen (61, 61'), entlang einer zweiten Richtung (63) verlaufende Wortleitungen (60, 60'), wobei die zweite Richtung (63) im Wesentlichen senkrecht zur ersten Richtung (62) ist, sowie aktive Gebiete (40) und Bitleitungskontakte (57). Die Bitleitungskontakte (57) sind in Spalten angeordnet, die sich entlang der zweiten Richtung (63) erstrecken, sowie in Zeilen, die sich entlang der ersten Richtung (62) erstrecken. Ein Abstand zwischen benachbarten Bitleitungen (61, 61') entspricht DL und ein Abstand zwischen benachbarten Bitleitungskontakten (57) entspricht DC, wobei DC parallel zur ersten Richtung bemessen ist. Es gilt die folgende Beziehung: 1/2,25