Halbleiterbauelementanordnung und Verfahren zu deren Herstellung

Halbleiterbauelementanordnung mit: - einer auf einem Halbleitersubstrat (1) ausgebildeten Halbleiterschicht (6) sowie einem oberhalb der Halbleiterschicht (6) ausgebildeten Isolations- und Verdrahtungsbereich (23), wobei die Halbleiterschicht (6) bestimmte Dotierstoffe von einem ersten Leitfähigkeitstyp in einer bestimmten Konzentration aufweist; - innerhalb der Halbleiterschicht (6) ausgebildeten und weitere Dotierstoffe aufweisenden weiteren Halbleitergebieten (8, 15, 16, 18, 19, 20), die in einem ersten Bereich der Halbleiterschicht einen Leitungstransistor und in einem zweiten Bereich der Halbleiterschicht weitere Halbleiterbauelemente ausbilden, wobei eine lediglich die bestimmten Dotierstoffe in der bestimmten Konzentration aufweisende Halbleiterstruktur (9) innerhalb der Halbleiterschicht (6) an Ihrer Unterseite an eine weitere Halbleiterstruktur (10) angrenzt, die unterhalb des ersten und zweiten Bereichs (4, 5) der Halbleiterschicht (6) den ersten Leitfähigkeitstyp hat und eine im Vergleich zur bestimmten Konzentration höhere Konzentration von Dotierstoffen aufweist; wobei - ein Abstand (d1, d2) von der Unterseite der Halbleiterstruktur (9) zu einer planaren Oberseite der Halbleiterschicht... A semiconductor component arrangement has a semiconductor layer (6) formed on the substrate (1) and above this layer (6) an insulation- and wiring-area (23), and within the semiconductor layer (6) are formed further doped semiconductor areas (8). A specifically doped semiconductor structure (9) has the spacing (d1,d2) from its lower face to a horizontal reference level within the insulation- and wiring-area in a first zone (4) of the semiconductor layer (6) made less than in the second zone (6) of the semiconductor layer. An independent claim is given for a method for fabricating a semiconductor component arrangement.