Processor system e.g. control device, for controlling motor vehicle, has parity generator starting error handling routines in case of detection of bit errors, where routines are released to change different subsets of sets of variables

The system has a processor (1) for execution of program commands of an application, and a program memory for storage of the commands and error handling routines. A random access memory (RAM) (2) is provided for storage of sets of variables of the application. A parity generator (10) is provided for detection of bit errors of registers (6) of the processor and/or the main memory and for starting the error handling routines in case of detection of the error, where the routines are released to change different subsets of the sets of variables. Ein Prozessorsystem umfasst wenigstens eine Ausführungseinheit (1) zum Ausführen von Programmbefehlen einer Anwendung, einen Programmspeicher (3) zum Speichern von Programmbefehlen der Anwendung und wenigstens einer Fehlerbehandlungsroutine, einen Arbeitsspeicher (2) zum Speichern eines Satzes von Variablen der Anwendung und eine Überwachungseinheit (10) zum Erfassen von Fehlern der Ausführungseinheit (1) und/oder des Arbeitsspeichers (2, 7, 8) und Starten einer Fehlerbehandlungsroutine im Falle der Erfassung eines Fehlers. Die Fehlerbehandlungsroutinen sind ausgelegt, um jeweils unterschiedliche Teilmengen des Satzes von Variablen zu erneuern.