Vertikaler MOS-Transistor mit geringem Einschaltwiderstand

Vertikaler MOS-Transistor mit: - einem als gemeinsame Source (15) dienenden Halbleitersubstrat (14) von einem ersten Leitfähigkeitstyp; - einer auf dem Halbleitersubstrat (14) ausgebildeten Halbleiterschicht (1) vom ersten Leitfähigkeitstyp, wobei ein spezifischer Widerstand der Halbleiterschicht (1) wenigstens zwei Größenordnungen größer ist als der spezifische Widerstand des Halbleitersubstrats (14); - von einer Oberfläche (2) der Halbleiterschicht (1) aus durch die Halbleiterschicht (1) in das Halbleitersubstrat (14) ragenden Gräben (3), wobei zwischen benachbarten Gräben (3) ein Mesagebiet (4) liegt; - einer innerhalb der Gräben (3) ausgebildeten Elektrodenstruktur (11), wobei die Elektrodenstruktur (11) vom Mesagebiet (4) und vom Halbleitersubstrat (14) durch eine Gateisolationsstruktur (10) elektrisch isoliert ist; - einem innerhalb des Mesagebiets (4) ausgebildeten Bodygebiet (8) von einem zum ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp; und - dem innerhalb des Mesagebiets (4) von unten an das Bodygebiet (8) angrenzenden Halbleitersubstrat und einer von oben an das Bodygebiet (8) angrenzenden Drain (16), wobei das Bodygebiet (8) an freien Ladungsträgern vollständig oder nahezu vollständig verarmt ist und an ein Potenzial der gemeinsamen Source (15) elektrisch gekoppelt ist, dadurch gekennzeichnet, dass die Drain wenigstens übereinander angeordnete erste (16) und zweite Halbleiterzonen (17) aufweist, wobei die zweite Halbleiterzone (17) über der ersten Halbleiterzone (16) liegt, an die Oberfläche (2) angrenzt und eine im Vergleich zur ersten Halbleiterzone (16) höhere Dotierstoffkonzentration aufweist; und eine Oberseite der ersten Halbleiterzone (16) höher als die Oberseite der Elektrodenstruktur (11) liegt und eine Unterseite der ersten Halbleiterzone (16) tiefer als die Oberseite der Elektrodenstruktur (11) liegt. A semiconductor substrate (SS) of a first conductivity type (FCT) acts as a common source. An FCT semiconductor layer (SL) (1) is created on the SS. Specific resistance (SR) in the SL is greater than SR in the SS. Drains (3) protrude from a surface (2) on the SL through the SL into the SS. There is a mesa region (4) between adjacent drains, inside which there is a structure of electrodes (11). An independent claim is also included for a method for producing a vertical MOS transistor.