TFT-Arraysubstrat und zugehöriges Herstellverfahren
Es wird ein TFT-Arraysubstrat angegeben. Dieses TFT-Arraysubstrat ist mit Folgendem versehen: einer Gateelektrode, die mit einer Gateleitung verbunden ist; einer Sourceelektrode, die mit einer Datenleitung verbunden ist, die die Gateleitung schneidet, um einen Pixelbereich zu bilden; einer Drainelek...
Gespeichert in:
Hauptverfasser: | , , , , |
---|---|
Format: | Patent |
Sprache: | ger |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Es wird ein TFT-Arraysubstrat angegeben. Dieses TFT-Arraysubstrat ist mit Folgendem versehen: einer Gateelektrode, die mit einer Gateleitung verbunden ist; einer Sourceelektrode, die mit einer Datenleitung verbunden ist, die die Gateleitung schneidet, um einen Pixelbereich zu bilden; einer Drainelektrode, die der Sourceelektrode zugewandt ist, wobei dazwischen ein Kanal eingefügt ist; einer Halbleiterschicht, die den Kanal zwischen der Sourceelektrode und der Drainelektrode bildet; einer Kanal-Passivierungsschicht, die auf dem Kanal ausgebildet ist, um die Halbleiterschicht zu schützen; einer Pixelelektrode, die so im Pixelbereich angeordnet ist, dass sie mit der Drainelektrode in Kontakt steht; einem Speicherkondensator mit der sich über die Gateleitung erstreckenden Pixelelektrode, um auf einer Gateisolierschicht, auf die ein Halbleiterschichtmuster und ein Metallschichtmuster aufgeschichtet sind, ein Speichergebiet zu bilden; einem Gatekontaktfleck, der sich von der Gateleitung aus erstreckt; und einem Datenkontaktfleck, der mit der Datenleitung verbunden ist.
A TFT array substrate is provided. The TFT array substrate includes a gate electrode connected to a gate line; a source electrode connected to a data line, the data line crossing the gate line to define a pixel region; a drain electrode facing the source electrode with a channel interposed therebetween; a semiconductor layer forming the channel between the source electrode and the drain electrode; a channel passivation layer formed on the channel to protect the semiconductor layer; a pixel electrode disposed in the pixel region to contact with the drain electrode; a storage capacitor including the pixel electrode extending over the gate line to form a storage area on a gate insulating layer on which a semiconductor layer pattern and a metal layer pattern are stacked; a gate pad extending from the gate line; and a data pad connected to the data line. |
---|