Input clock signal synchronizing device, for dynamic RAM, has control devices regulating time delays of clock signals based on phase determined by respective phase comparison devices

The device has time delay devices (6, 17) for generating clock signals (P dc, P 1) from a clock signal (VDL in) and for copying the characteristics of delay components that are processed by an output clock signal. A phase comparison device (18) determines the phase between an input clock signal (CLK) and a clock signal (FBCLK). A control device (20) regulates the time delay of signal (P 1) based on the determined phase. A phase comparison device (8) determines the phase between the signals (P dc, CLK). A control device (11) regulates the delay of signal (P dc) based on the latter determined phase. An independent claim is also included for a method for synchronization of an input clock signal with an output clock signal. Die Erfindung betrifft eine Vorrichtung (1) zur Synchronisation eines Eingangs- (CLK) mit einem Ausgangstaktsignal (DQS) mit: DOLLAR A (a) einer ersten variablen, steuerbaren Verzögerungseinrichtung (6) zur Erzeugung des ersten Taktsignals (P¶dc¶) und mindestens eines zweiten Taktsignals (P¶1¶) aus einem der ersten Verzögerungseinrichtung (6) zugeleiteten Taktsignal (VDL_IN) und DOLLAR A (b) einer zweiten Verzögerungseinrichtung (17), welche die Eigenschaften der Verzögerung von das Ausgangstaktsignal (DQS) verarbeitenden Bauelementen nachbildet, sowie DOLLAR A (c) einer ersten Phasenvergleichseinrichtung (18) zur Ermittlung der Phase zwischen dem Eingangstaktsignal (CLK) und einem durch die zweite Verzögerungseinrichtung (17) verzögerten Taktsignal (FBCLK) und DOLLAR A (d) einer ersten Steuereinrichtung (20) zur Steuerung der Verzögerung des zweiten Taktsignals (P¶1¶) in der ersten Verzögerungseinrichtung (6) entsprechend der durch die erste Phasenvergleichseinrichtung (18) ermittelten Phase, DOLLAR A gekennzeichnet durch DOLLAR A (e) eine bistabile Kippstufe (4) zur Steuerung der Flanken des der ersten Verzögerungseinrichtung (6) zugeleiteten Taktsignals (VDL_IN), DOLLAR A (f) eine zweite Phasenvergleichseinrichtung (8) zur Ermittlung der Phase zwischen dem ersten, mittels der ersten Verzögerungseinrichtung (6) verzögerten Taktsignal (P¶dc¶) und dem Eingangstaktsignal (CLK) und DOLLAR A (g) eine zweite Steuereinrichtung (11) zur Steuerung der Verzögerung des ersten Taktsignals (P¶dc¶) entsprechend der durch die zweite ...