Tiefe Justiermarken auf Rand-Chips zum anschließenden Ausrichten von opaken Schichten

Verfahren zum Herstellen eines Halbleiterelementes (100), wobei: * ein Substrat (102) bereitgestellt wird, welches eine Mehrzahl von Die-Bereichen (105) und mindestens einen Rand-Bereich (103) mit Gebieten mit unvollständigen Dies oder ungenutzten Substrat-Gebieten enthält, wobei jeder Die-Bereich (105) einen Justiermarken-Bereich (104) und einen Bauelement-Bereich (106) enthält; * eine erste isolierende Schicht (116) über dem Substrat gebildet wird; * mindestens eine erste Justiermarke (114) über dem Justiermarken-Bereich (104) jedes Die-Bereiches (105) und eine Mehrzahl von ersten Leiterbahnen (112) über dem Bauelement-Bereich (106) jedes Die-Bereiches (105) innerhalb der ersten isolierenden Schicht (116) gebildet wird, wobei das Bilden der mindestens einen ersten Justiermarke (114) das Füllen der mindestens einen ersten Justiermarke (114) mit einem leitenden Material aufweist; * mindestens eine zweite Justiermarke (140) innerhalb zumindest der ersten isolierenden Schicht (116) über dem mindestens einen Rand-Bereich (103) des Substrats gebildet wird, wobei die mindestens eine zweite Justiermarke (114) einen Graben mit... A method of forming alignment marks on edge chips in a kerf region of a semiconductor workpiece. The alignment marks are formed in at least one material layer of the semiconductor device. The alignment marks are formed using a separate lithography mask, and may extend into lower layers, including the workpiece, of the semiconductor device. An opaque material layer is deposited, and depressions are formed in the opaque layer over the deep alignment mark trenches. The depressions in the opaque material layer are used to align a lithography process to open the opaque material layer over alignment marks in an underlying metallization layer. The alignment marks in the metallization layer are then used to align the lithography process used to pattern the opaque material layer.