Halbleiter-Chip

Halbleiter-Chip mit einer Vielzahl von Flip-Flops, die sich zum Testen des Halbleiter-Chips zu einem oder mehreren Schieberegistern (102, 103; 202, 203) verschalten lassen, und mit einem JTAG Test Access Port (120; 220) gemäß IEEE 1149.1, über welchen der Halbleiter-Chip in eine Testbetriebsart versetzbar ist, in der die Flip-Flops zu einem oder mehreren Schieberegistern verschaltet sind, wobei der Halbleiter-Chip derart aufgebaut ist, daß das eine oder die mehreren Schieberegister über den JTAG Test Access Port beschreibbar und auslesbar sind, dadurch gekennzeichnet, daß das mindestens eine Schieberegister (102, 103; 202, 203) auch über nicht mit dem JTAG Test Access Port (120; 220) verbundene Ein- und/oder Ausgabeanschlüsse (181-184) des Halbleiter-Chips beschreibbar und auslesbar ist, und daß der JTAG Test Access Port so aufgebaut ist, daß er abhängig von ihm zugeführten Steuerdaten ein erstes Signal (jtag_mode) erzeugt, von dessen Pegel es abhängt, ob das mindestens eine Schieberegister (102, 103; 202, 203) über den JTAG Test Access Port oder über nicht mit dem JTAG Test Access Port verbundene Ein- und/oder Ausgabeanschlüsse des Halbleiter-Chips beschrieben und ausgelesen werden kann.