Hardware-Implementierung eines wahrscheinlichkeitsbasierten Inferenzverfahrens mittels VHDL am Beispiel eines Diagnosesystems

Mit dieser Erfindung wurde ein Verfahren beschrieben, wie sich auf Basis eines Junction-Trees die Topologie und die Abhängigkeiten innerhalb dieser sekundären Baumstruktur zur hardwarenahen Umsetzung vorkompiliert erstellen lassen. Unter Verwendung dieser vorkompilierten Daten wurden schließlich schematische Abläufe aufgezeigt, durch welche sich eine FPGA-Implementierung realisieren lässt. DOLLAR A Der Schwerpunkt der Betrachtungen lag hierbei auf der Entwicklung eines geeigneten Speicherformats für die Potentialtabellen und der Konvertierung der Algorithmen, um nachfolgend eine Umsetzung in die Hardwarebeschreibungssprache VHDL durchführen zu können. Zur Modellierung des unsicheren Wissens wurden hier Bayes-Netze (bzw. Junction-Trees) verwendet. The invention relates to a method for establishing, using a junction tree, the topology and the dependencies within this secondary tree structure in a precompiled manner for hardware-relevant conversion. The precompiled data are used to establish the schematic processes which allow to implement FPGAs. The main emphasis is placed on developing a suitable storage format for the potential tables and for converting the algorithms, thereby allowing subsequent conversion into the hardware description language VHDL. For modeling uncertain knowledge, Bayesian networks (or junction trees) are used.