Chip container used in production of electronic, especially optoelectronic, components has cavity plate provided with etched cavities for each semiconductor chip

A chip container (7) has a cavity plate (2) provided with etched cavities (8) for each semiconductor chip (9). An independent claim is also included for the production of a chip container. In einen Halbleiterwafer sind Kavitäten zum Aufbewahren von Halbleiterchips anisotrop geätzt. Mit einer Orienti...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	DACHS, JUERGEN, SINGER, FRANK, BACHLER, ALFRED, KAEMPF, MATHIAS
Format:	Patent
Sprache:	eng ; ger
Schlagworte:	ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR BASIC ELECTRIC ELEMENTS CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS,e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES,DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS CONVEYING ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS HANDLING THIN OR FILAMENTARY MATERIAL PACKAGES PACKAGING ELEMENTS PACKING PERFORMING OPERATIONS SEMICONDUCTOR DEVICES STORING TECHNICAL SUBJECTS COVERED BY FORMER USPC TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ARTCOLLECTIONS [XRACs] AND DIGESTS TRANSPORTING
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	A chip container (7) has a cavity plate (2) provided with etched cavities (8) for each semiconductor chip (9). An independent claim is also included for the production of a chip container. In einen Halbleiterwafer sind Kavitäten zum Aufbewahren von Halbleiterchips anisotrop geätzt. Mit einer Orientierung des Wafers in (100)-Ziehrichtung ergeben sich geometrisch exakt geätzte Seitenwände der Kavitäten mit einem Winkel von 125,3 DEG . Dadurch wird erreicht, dass Chips mit geringer Gefahr der Beschädigung in die Kavität rutschen können. Auf der Kavitätenplatte befindet sich eine transparente Deckelplatte.