Event supported semiconductor test system with modular architecture for embedded and operating system independent memory testing where testing patterns can be specified in higher level languages

Test system comprises two or more test modules, each with a number of pin units, a central unit for containment of the test modules and a test device (DUT) mounting including electrical connections to the DUT. A main computer controls the whole test operation and has a library of algorithm test patterns and software tools stored in memory for testing embedded memory or operating system independent memory. Each test module is independent of the other test modules and memory test pattern algorithms and information relevant to the memory test devices are specified in the main computer before testing begins. Die Erfindung betrifft ein ereignisgestütztes Prüfsystem mit modularer Architektur zum gleichzeitigen Prüfen einer Mehrzahl von Halbleiterbauteilen unter Einschluß von Speicherbauteilen und Logik-Bauteilen. Das ereignisgestützte Prüfsystem erfaßt Funktionsfehler ebenso wie physische Defekte am Speicherprüfling. Das ereingnisgestützte Prüfsystem umfaßt zwei oder mehr Prüfgerätmodule, die jeweils eine Mehrzahl von Pin-Einheiten aufweisen, eine Zentraleinheit zur Aufnahme der zwei oder mehr Prüfgerätmodule, eine an der Zentraleinheit vorgesehene Prüf-Halterungsvorrichtung zur elektrischen Verbindung der Prüfgerätemodule mit dem Bauteilprüfling (DUT), einen Hauptrechner zur Steuerung der Gesamtoperation des Prüfsystems, und einen Datenspeicher zum Speichern einer Bibliothek von Algorithmus-Prüfmustern sowie Software-Werkzeugen zur Erzeugung von Speicher-Prüfmustern zum Prüfen eines im Bauteilprüfling (DUT) eingebetteten Speichers oder eines betriebssystemunabhängigen Speichers. Jeder Prüfgerätmodul unabhängig von den anderen Prüfgerätmodulen. Speicher-Prüfmuster-Algorithmen und -Informationen bezüglich der Speicherprüflinge werden im Hauptrechner spezifiziert, bevor die Speicherprüfung erfolgt.