Circuit for optional creation of an output signal from one of several cycle/clock signals connects an input cycle/clock signal through to the output signal

Input cycle/clock signals (CLKSRC1-CLKSRCn) are available on a multiplexer (MUX), which routes one of these signals to its output by relying on an option signal (CFGi) at its control input. An output signal (MUXOUT) for the multiplexer is routed as an output signal (CLKOUT) via a switch (S) and a latch (LATCH) onto a circuit's output. A status engine is supplied by its own fast status engine cycle/clock (FCLK). Die Erfindung betrifft eine Schaltung (100), mit welcher eines von mehreren Eingangstaktsignalen (CLK_SRC1, ..., CLK_SRC_n) ausgewählt und auf ein Ausgangssignal (CLK_OUT) durchgeschaltet werden kann. Die Eingangstaktsignale liegen dabei an einem Multiplexer (MUX) an, welcher eines dieser Signale in Abhängigkeit von dem Auswahlsignal (CFG_i) an seinem Steuereingang auf seinen Ausgang weiterleitet. Das Ausgangssignal (MUX_OUT) des Multiplexers wird über einen Schalter (S) und einen Signalspeicher (LATCH) an den Ausgang de Schaltung als Ausgangssignal (CLK_OUT) weitergeleitet. DOLLAR A Die Umschaltung zwischen zwei Eingangstaktsignalen wird von einer Zustandsmaschine (FSM) gesteuert, welche nach einer Änderung des externen Konfigurationssignals (CFG) zunächst den Signalspeicher (LATCH) intransparent schaltet, dann den Multiplexer (MUX) umschaltet und den Signalspeicher wieder transparent schaltet, nachdem sich der Multiplexerausgang (MUX_OUT) mindestens einmal geändert und den Wert angenommen hat, der im Signalspeicher gespeichert ist. Die Zustandsmaschine (FSM) wird dabei von einem eigenen, schnellen Takt (FCLK) versorgt.