Halbleiterspeicherbaustein

Durch die vorliegende Erfindung wird ein Halbleiterspeicherbaustein bereitgestellt, mit: einem ersten Speicherzellenbereich, einem zweiten Speicherzellenbereich und einer zwischen dem ersten Speicherzellenbereich und dem zweiten Speicherzellenbereich angeordneten Leseverstärkerreihe, wobei der Leseverstärkerreihenbereich mehrere Transistorreihen aufweist, die mehrere Leseverstärker bilden, wobei mindestens ein spannungsversorgungsseitiger Leseverstärkertreibertransistor auf der Seite des ersten Speicherzellenbereichs der mehreren Transistorreihen angeordnet ist, und wobei mindestens ein masseseitiger Leseverstärkertreibertransistor auf der Seite des zweiten Speicherzellenbereichs der mehreren Transistorreihen angeordnet ist. A semiconductor memory device according to the invention comprises a first memory cell region, a second memory cell region, and a sense-amplifier row region disposed between the first and second memory cell regions, wherein the sense-amplifier row region has therein a plurality of transistor rows constituting a plurality of sense-amplifiers, at least one power-supply side sense-amplifier driver transistor disposed on the side f the first memory cell region of the plurality of transistor rows, and at least one ground side sense-amplifier driver transistor disposed on the side of the second memory cell region of the plurality of transistor rows.