Semiconductor integrated circuit
本发明的课题是,提供具有能够保证晶片加工后已完成的门图形(门形状)有均匀的值的基本集合元件的半导体集成电路。在半导体衬底(未图示)上形成p型有源区1和n型有源区2。然后,在该p型有源区1和n型有源区2上形成3条门布线3、4、5,在p型有源区1上,在与n型有源区2相向侧的相反一侧(图中的p型有源区1的上侧)形成用于设置接触孔6、7的突出部。在该突出部所形成的接触孔6在门布线3与门布线4之间形成。另外,在突出部所形成的接触孔7在门布线4与门布线5之间形成。 A semiconductor intergrated circuit including p-type active regions and...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | chi ; eng |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 本发明的课题是,提供具有能够保证晶片加工后已完成的门图形(门形状)有均匀的值的基本集合元件的半导体集成电路。在半导体衬底(未图示)上形成p型有源区1和n型有源区2。然后,在该p型有源区1和n型有源区2上形成3条门布线3、4、5,在p型有源区1上,在与n型有源区2相向侧的相反一侧(图中的p型有源区1的上侧)形成用于设置接触孔6、7的突出部。在该突出部所形成的接触孔6在门布线3与门布线4之间形成。另外,在突出部所形成的接触孔7在门布线4与门布线5之间形成。
A semiconductor intergrated circuit including p-type active regions and n-type active regions provided on a semiconductor substrate. Gate interconnect lines are arranged in a first predetermined direction on the p-type active regions and the n-type active regions. One of the p-type active regions and the n-type regions is provided with at least one protruding part for holding contact holes. A width along a second predetermined direction of the protruding part is larger than a width along the second direction of a space defined between two adjacent gate interconnect lines on the p-type active regions and the n-type active regions. |
---|