Phase compensation circuit for data phase-locked loop

本发明提供一种应用于数据锁相回路(DigitaL Phase lock loop，DPLL)的相位补偿电路，特别是用于以正交振幅调变技术(QuadratureAmplitude Modulation，QAM)为解调码方式的数据锁相回路，该相位补偿电路具效率性及低硬件成本的特性，用以解决在解调时，因时序漂移(timing drift)而造成接收信号的相位偏转的问题，其包含：一第一绝对值电路、一第二绝对值电路、一加法电路、一减法电路、一加权电路、一乘法电路。...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	YONGQIN LIN, QINGKAI ZOU
Format:	Patent
Sprache:	chi ; eng
Schlagworte:	AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES BASIC ELECTRONIC CIRCUITRY ELECTRIC COMMUNICATION TECHNIQUE ELECTRICITY TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	本发明提供一种应用于数据锁相回路(DigitaL Phase lock loop，DPLL)的相位补偿电路，特别是用于以正交振幅调变技术(QuadratureAmplitude Modulation，QAM)为解调码方式的数据锁相回路，该相位补偿电路具效率性及低硬件成本的特性，用以解决在解调时，因时序漂移(timing drift)而造成接收信号的相位偏转的问题，其包含：一第一绝对值电路、一第二绝对值电路、一加法电路、一减法电路、一加权电路、一乘法电路。