SUPERCONDUCTING GATE MEMORY CIRCUIT

One embodiment includes a superconducting gate memory circuit. The circuit includes a Josephson D-gate circuit configured to set a digital state as one of a first data state and a second data state in response to a write enable single flux quantum (SFQ) pulse provided on a write enable input and a respective presence of or absence of a write data SFQ pulse provided on a data write input. The circuit also includes a storage loop coupled to the Josephson D-gate. The storage loop can be configured to store the digital state and to readout the digital state at an output in response to a read enable SFQ pulse provided on a read enable input and a read data SFQ pulse provided on a read data input. Selon un mode de réalisation, la présente invention concerne un circuit de mémoire à grille supraconductrice. Le circuit comprend un circuit de grille D Josephson configuré de façon à établir un état numérique en tant qu'un état parmi un premier état de données et un second état de données en réponse à une impulsion quantique de flux unique (SFQ) de validation d'écriture fournie sur une entrée de validation d'écriture et à la présence ou l'absence respective d'une impulsion SFQ de données d'écriture fournie sur une entrée d'écriture de données. Le circuit comprend également une boucle de mémorisation couplée à la grille D Josephson. La boucle de mémorisation peut être configurée pour mémoriser l'état numérique et pour lire l'état numérique au niveau d'une sortie en réponse à une impulsion SFQ de validation de lecture fournie sur une entrée de validation de lecture et une impulsion SFQ de données de lecture fournie sur une entrée de données de lecture.