MULTI-LEVEL SECURITY DOMAIN SEPARATION USING SOFT-CORE PROCESSOR EMBEDDED IN AN FPGA

A system and method for operating multiple security domains on one circuit card assembly, using a field-programmable gate array (FPGA) with an embedded security domain separation gate providing the MAC between multiple soft-core CPUs also embedded in the FPGA. In one embodiment, the FPGA is segregated into two or more security domains with no data paths between soft-core CPUs in each security domain except through the security domain separation gate. The security domain separation gate applies rules to any information to be transmitted between the security domains to avoid transmission of malicious content and to avoid transmission of information of a certain classification level or type to a security domain at a lower classification level or type. L'invention concerne un système et un procédé permettant de faire fonctionner plusieurs domaines de sécurité sur un ensemble de cartes imprimées, à l'aide d'une matrice prédiffusée programmable par l'utilisateur (FPGA) dotée d'une porte de séparation de domaines de sécurité intégrée assurant le MAC entre plusieurs CPU à cur logiciel également intégrés dans la FPGA. Selon un mode de réalisation, la FPGA est séparée en deux domaines de sécurité ou plus, sans chemin de données entre les CPU à cur logiciel dans chaque domaine de sécurité, à l'exception du passage de la porte de séparation de domaines de sécurité. La porte de séparation de domaines de sécurité applique des règles à toute information devant circuler entre les domaines de sécurité pour éviter la transmission d'un contenu malveillant et éviter la transmission d'informations d'un certain niveau de classification ou d'un certain type à un domaine de sécurité d'un niveau de classification ou d'un type inférieurs.