CHANNEL CODING FRAMEWORK FOR 802.11AY AND LARGER BLOCK-LENGTH LDPC CODES FOR 11AY WITH TWO-STEP LIFTING MATRICES AND IN-PLACE PROPERTY

Methods and apparatuses for coding a codeword. An apparatus for decoding the codeword includes a memory configured to receive the codeword encoded based on a low-density parity check (LDPC) code H-matrix and a two-step lifting matrix and processing circuitry configured to decode the received codewor...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: PISEK, ERAN, TAORI, RAKESH, HENIGE, THOMAS, ABU-SURRA, SHADI
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Methods and apparatuses for coding a codeword. An apparatus for decoding the codeword includes a memory configured to receive the codeword encoded based on a low-density parity check (LDPC) code H-matrix and a two-step lifting matrix and processing circuitry configured to decode the received codeword. An apparatus for encoding the codeword includes memory configured to store information bits to be encoded into the codeword and processing circuitry configured to encode the codeword based on based on a LDPC code H-matrix and a two-step lifting matrix. A code length of the LDPC code H- matrix lifted by the two-step lifting matrix is an integer multiple of 672 bits. The LDPC code block H-matrix may be an IEEE 802.11ad standard LDPC coding matrix. The two-step lifting matrix can be one of a plurality of two-step lifting matrices to generate a family of LDPC codes. Il est décrit des procédés et appareils destinés à coder un mot de code. Un appareil destiné à décoder le mot de code comprend une mémoire configurée pour recevoir le mot de code codé daprès une matrice H de code de contrôle de parité à faible densité et une matrice de levage à deux étapes, ainsi quun circuit de traitement configuré pour décoder le mot de code reçu. Un appareil destiné à coder le mot de code comprend une mémoire configurée pour stocker des bits dinformations à être codés dans le mot de code et dans le circuit de traitement configuré pour coder le mot de code daprès une matrice H de code de contrôle de parité à faible densité et une matrice de levage à deux étapes. Une longueur de code de la matrice H de code de contrôle de parité à faible densité levée par la matrice de levage à 2 étapes est un entier multiple de 672 bits. La matrice H de code complet de contrôle de parité à faible densité peut être une matrice de codage de contrôle de parité à faible densité de la norme Institute of Electrical and Electronics Engineers 802.11ad. La matrice de levage à deux étapes peut être lune dune pluralité de matrices de levage à deux étapes pour générer une famille de codes de contrôle de parité à faible densité.