ADJUSTABLE FREQUENCY DELAY-LOCKED LOOP

A delay-locked loop 300 that includes: an adjustable frequency source (320) for generating a clock signal (322) having an adjustable frequency; an adjustment and tap selection controller (310) for determining a first frequency as a function of a second frequency and for causing the frequency source to adjust the frequency of the clock signal to substantially the first frequency, the second frequency being the desired frequency of a first output signal; a delay line (330) configured to receive the clock signal for generating a plurality of phase-shifted clock signals; and a first selection circuit (370) for receiving the plurality of phase-shifted clock signals and for selecting, one at a time and under the control of the adjustment and tap selection controller, a first sequence of the phase-shifted clock signals for generating the first output signal having substantially the second frequency. Boucle asservie en délai (300) comprenant: une source de fréquence réglable (320) servant à générer un signal d'horloge (322) possédant une fréquence réglable; un contrôleur de réglage et de sélection de prise (310) servant à déterminer une première fréquence en fonction d'une deuxième fréquence et à provoquer le réglage par la source de fréquence de la fréquence du signal d'horloge sur pratiquement la première fréquence, la deuxième fréquence représentant la fréquence désirée d'un premier signal de sortie; une ligne de délai (330) conçue pour recevoir le signal d'horloge afin de gérer une pluralité de signaux d'horloge déphasée; un premier circuit de sélection (370) servant à recevoir la pluralité de signaux d'horloge déphasée et à sélection, une à la fois et sous la supervision du contrôleur de réglage et de sélection de prise, une première séquence de signaux d'horloge déphasée afin de générer le premier signal de sortie possédant pratiquement la deuxième fréquence.