interconexão de barramento configurável e escalável para arquitetura de modem de base banda sem fio multinúcleo, multissequenciada
vários aspectos desta divulgação descrevem um barramento de interconexão duplo, bidirecional configurado em um anel para rotear dados para processadores que implementam funções de modem. uma pluralidade de nós pode ser acoplada para formar um barramento de anel compreendendo pelo menos dois anéis de...
Gespeichert in:
Hauptverfasser: | , , , |
---|---|
Format: | Patent |
Sprache: | por |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | vários aspectos desta divulgação descrevem um barramento de interconexão duplo, bidirecional configurado em um anel para rotear dados para processadores que implementam funções de modem. uma pluralidade de nós pode ser acoplada para formar um barramento de anel compreendendo pelo menos dois anéis de interconexão. uma pluralidade de processadores pode ser atribuída à pluralidade de nós. um primeiro processador entre a pluralidade de processadores pode ser configurado para processar um primeiro tipo de dados, e um segundo processador entre a pluralidade de processadores pode ser configurado para processar um segundo tipo de dados. os dados no barramento de anel podem ser separados no primeiro tipo de dados e no segundo tipo de dados, e os dados separados do primeiro tipo de dados podem ser roteados em um anel de interconexão para o primeiro processador e dados separados do segundo tipo de dados podem ser roteados em outro anel de interconexão para o segundo processador.
Various aspects of this disclosure describe a bi-directional, dual interconnect bus configured in a ring to route data to processors implementing modem functions. A plurality of nodes may be coupled to form a ring bus comprising at least two interconnect rings. A plurality of processors may be assigned to the plurality of nodes. A first processor among the plurality of processors may be configured to process a first data type, and a second processor among the plurality of processors may be configured to process a second data type. Data on the ring bus may be separated into the first data type and the second data type, and separated data of the first data type may be routed on one interconnect ring to the first processor and separated data of the second data type may be routed on another interconnect ring to the second processor. |
---|