TRANSISTOR DE PELÍCULA FINA, CIRCUITO DE ACIONAMENTO DE GATE EM MATRIZ, APARELHO DE EXIBIÇÃO E MÉTODO DE FABRICAÇÃO

TRANSISTOR DE PELÍCULA FINA, CIRCUITO DE ACIONAMENTO DE PORTÃO EM SISTEMA, APARELHO DE EXIBIÇÃO E MÉTODO DE FABRICAÇÃO. O presente pedido divulga um transistor de película fina incluindo um substrato de base; uma camada ativa (AL) no substrato de base tendo uma primeira região semicondutora (AL-1), uma segunda região semicondutora (AL-2) e uma pluralidade de pontes semicondutoras (AL-B), cada uma das quais unindo a primeira região semicondutora (AL-1) e a segunda região semicondutora (AL-2); a pluralidade de pontes semicondutoras (AL-B) separada; a camada ativa (AL) sendo feita de um material incluindo M1OaNb, em que M1 é um metal único ou uma combinação de metais, a > 0 e b = 0; uma camada de parada de cauterização (ESL) em um lado da camada ativa (AL) distal ao substrato de base; a primeira região semicondutora (AL-1) tendo uma primeira porção sem sobreposição (NOL-1), uma projeção da qual fica fora dessa da camada de parada de cauterização (ESL) em vista plana do substrato de base; a segunda região semicondutora (AL-2) tendo uma segunda porção sem sobreposição (NOL-2), uma projeção da qual fica fora dessa da camada de parada de cauterização (ESL) em vista plana do substrato de base; um primeiro eletrodo em um lado da primeira porção sem sobreposição (NOL-1) distal ao substrato de base e um segundo eletrodo em um lado da segunda porção sem sobreposição (NOL-2) distal ao substrato de base. The present application discloses a thin film transistor including a base substrate; an active layer on the base substrate having a first semiconductor region, a second semiconductor region, and a plurality of semiconductor bridges each of which connecting the first semiconductor region and the second semiconductor region; the plurality of semiconductor bridges spaced apart from each other; the active layer being made of a material including M1OaNb, wherein M1 is a single metal or a combination of metals, a>0, and b≥0; an etch stop layer on a side of the active layer distal to the base substrate; the first semiconductor region having a first non-overlapping portion, a projection of which is outside that of the etch stop layer in plan view of the base substrate; the second semiconductor region having a second non-overlapping portion, a projection of which is outside that of the etch stop layer in plan view of the base substrate; a first electrode on a side of the first non-overlapping portion distal to the base substrate; and a second electrode on a side of the second no