DISPOSITIVO INTEGRADO COMPREENDENDO MATRIZES EMPILHADAS NAS CAMADAS DE REDISTRIBUIÇÃO

DISPOSITIVO INTEGRADO COMPREENDENDO MATRIZES EMPILHADAS NAS CAMADAS DE REDISTRIBUIÇÃO. Algumas características pertencem a um dispositivo integrado que inclui uma camada dielétrica configurada como uma base para o dispositivo integrado, varias camadas metálicas de redistribuição na camada dielétrica, uma primeira matriz de nível de wafer acoplada a uma primeira superfície da camada dielétrica, e uma segunda matriz de nível de wafer acoplada à primeira matriz de nível de wafer. A camada dielétrica inclui varias camadas dielétricas. Em algumas implementações, a primeira matriz de nível de wafer é acoplada as camadas metálicas de redistribuição através de um primeiro conjunto de interconexões. Em algumas implementações, a primeira matriz de nível de wafer inclui varias vias de substrato vazadas (TSVs). Em algumas implementações, a segunda matriz de nível de wafer é acoplada as camadas metálicas de redistribuição através de um primeiro conjunto de interconexões, as TSVs, um segundo conjunto de interconexões, e um conjunto de esferas de solda. Em algumas implementações, o dispositivo integrado inclui uma camada de encapsulamento que encapsula a primeira e segunda matrizes de nível de wafer. Some features pertain to an integrated device that includes a dielectric layer configured as a base for the integrated device, several redistribution metal layers in the dielectric layer, a first wafer level die coupled to a first surface of the dielectric layer, and a second wafer level die coupled to the first wafer level die. The dielectric layer includes several dielectric layers. In some implementations, the first wafer level die is coupled to the redistribution metal layers through a first set of interconnects. In some implementations, the first wafer level die includes several through substrate vias (TSVs). In some implementations, the second wafer level die is coupled to the redistribution metal layers through a first set of interconnects, the TSVs, a second set of interconnects, and a set of solder balls. In some implementations, the integrated device includes an encapsulation layer that encapsulates the first and second wafer level dies.