Elemento emissor de luz com uma forma plana hexagonal e dispositivo emissor de luz

elemento emissor de luz e dispositivo emissor de luz. a presente invenção refere-se a um elemento emissor de luz (10, 20, 30, 40, 50, 70) com uma forma plana hexagonal, que tem: uma camada semicondutora no lado n (2n); uma camada semicondutora no lado p (3p) proporcionada na camada semicondutora no...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: EMURA KEIJI, TAKENAGA KOICHI
Format: Patent
Sprache:por
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:elemento emissor de luz e dispositivo emissor de luz. a presente invenção refere-se a um elemento emissor de luz (10, 20, 30, 40, 50, 70) com uma forma plana hexagonal, que tem: uma camada semicondutora no lado n (2n); uma camada semicondutora no lado p (3p) proporcionada na camada semicondutora no lado n (2n); uma pluralidade de orifícios (6), que é proporcionada em uma área, excluindo três cantos (r1, r2, r3, r4, r5, r6) em posições mutuamente diagonais da camada semicondutora no lado p (3p) em uma vista plana, e expõem a camada semicondutora no lado n (2n); um primeiro eletrodo do tipo p (4p) proporcionado em contato com a camada semicondutora no lado p (3p); segundos eletrodos do tipo p (5p, 25p, 45p) proporcionados em três cantos (r1, r2, r3, r4, r5, r6) no primeiro eletrodo do tipo p (4p); e um eletrodo do tipo n (7n), que é proporcionado no primeiro eletrodo do tipo p (4p) e é conectado eletricamente à camada semicondutora no lado n (2n) pela pluralidade de orifícios (6). A light emitting element (10) with a hexagonal planar shape, has: an n-side semiconductor layer (2n); a p-side semiconductor layer (3p) provided on the n-side semiconductor layer; a plurality of holes (6) that are provided to an area excluding at least three corners at mutually diagonal positions of the p-side semiconductor layer in plan view, and expose the n-side semiconductor layer; a first p-electrode (4p) provided in contact with the p-side semiconductor layer; second p-electrodes (5p) provided to the at least three corners on the first p-electrode; and an n-electrode (7n) that is provided on the first p-electrode and is electrically connected to the n-side semiconductor layer through the plurality of holes.