Interfaz programable de comunicación serie asincrónica en FPGA

Interfaz programable de comunicación serie asincrónica en FPGA

El presente artículo muestra el diseño, implementación y prueba de una interfaz programable de comunicación serie asincrónica en un FPGA. El diseño está orientado a emular de forma parcial el funcionamiento de los dispositivos de recepción – transmisión asincrónica universal (UART) comerciales del f...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Veröffentlicht in:Ingeniería electrónica, automática y comunicaciones automática y comunicaciones, 2010-09, Vol.30 (1), p.22-29
Hauptverfasser: Berta Pallerols Mir, Rubén D. López Noa, Roger Rivero Labrada, Danelia Matos Molina, Alexander Suárez Léon
Format: Artikel
Sprache:spa
Online-Zugang:Volltext
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:El presente artículo muestra el diseño, implementación y prueba de una interfaz programable de comunicación serie asincrónica en un FPGA. El diseño está orientado a emular de forma parcial el funcionamiento de los dispositivos de recepción – transmisión asincrónica universal (UART) comerciales del fabricante Intel®. Se muestra la estructura interna de los bloques funcionales fundamentales y los resultados de la simulación funcional. Finalmente algunas aplicaciones y los principales aspectos distintivos del diseño son discutidos.
ISSN:1815-5928
DOI:10.1234/rielac.v30i1.42