Design and Analysis of a Multirate 5-bit High-Order 52 fs rms Δ ∑ Time-to-Digital Converter Implemented on 40 nm Altera Stratix IV FPGA

Design and Analysis of a Multirate 5-bit High-Order 52 fs rms Δ ∑ Time-to-Digital Converter Implemented on 40 nm Altera Stratix IV FPGA

Gespeichert in:
Bibliographische Detailangaben
Veröffentlicht in:IEEE access 2021, Vol.9, p.128117-128125
Hauptverfasser: Khaki, Ahmad Mouri Zadeh, Farshidi, Ebrahim, Asl, Karim Ansari, Ali, Sawal Hamid Md, Othman, Masuri
Format: Artikel
Sprache:eng
Online-Zugang:Volltext
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:
ISSN:2169-3536
2169-3536
DOI:10.1109/ACCESS.2021.3111918