Preferential fault-tolerance multiplier design to mitigate soft errors in FPGAs

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	Integration (Amsterdam) 2023-11, Vol.93, p.102068, Article 102068
Hauptverfasser:	Sakali, Raghavendra Kumar, Veeramachaneni, Sreehari, Mahammad Sk, Noor
Format:	Artikel
Sprache:	eng
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!