Logic clause analysis for delay optimization

Logic clause analysis for delay optimization

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Rohfleisch, Berhard, Wurth, Bernd, Antreich, Kurt
Format: Tagungsbericht
Sprache:eng
Schlagworte:
Hardware > Electronic design automation > Logic synthesis > Circuit optimization
Hardware > Integrated circuits > Logic circuits > Combinational circuits
Online-Zugang:Volltext
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:
DOI:10.1145/217474.217608