Evaluation of parts by mixed-level DC-connected components in logic simulation

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Yuan, Dah-Cherng, Pillage, Lawrence T., Rahmeh, Joseph T.
Format:	Tagungsbericht
Sprache:	eng
Schlagworte:	Hardware > Hardware test Hardware > Hardware validation > Functional verification > Simulation and emulation Hardware > Integrated circuits Hardware > Robustness > Hardware reliability
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:
DOI:	10.1145/157485.164934