Der Einsatz komplexer Algorithmen zur Realisierung universeller Abtastempfänger in FPGA-Technik

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: Meyer-Baese, Uwe 1964- (VerfasserIn)
Format: Buch
Sprache:German
Veröffentlicht: Düsseldorf VDI-Verl. 1996
Ausgabe:Als Ms. gedr.
Schriftenreihe:Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10] 404
Schlagworte:
Online-Zugang:Inhaltsverzeichnis
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!

MARC

LEADER 00000nam a2200000 cb4500
001 BV010721765
003 DE-604
005 19960820
007 t|
008 960425s1996 xx d||| m||| 00||| gerod
020 |a 3183404109  |9 3-18-340410-9 
035 |a (OCoLC)75721819 
035 |a (DE-599)BVBBV010721765 
040 |a DE-604  |b ger  |e rakddb 
041 0 |a ger 
049 |a DE-91  |a DE-210 
084 |a ELT 589d  |2 stub 
084 |a ELT 352d  |2 stub 
100 1 |a Meyer-Baese, Uwe  |d 1964-  |e Verfasser  |0 (DE-588)14179514X  |4 aut 
245 1 0 |a Der Einsatz komplexer Algorithmen zur Realisierung universeller Abtastempfänger in FPGA-Technik  |c Uwe Meyer-Bäse 
250 |a Als Ms. gedr. 
264 1 |a Düsseldorf  |b VDI-Verl.  |c 1996 
300 |a XV, 199 S.  |b graph. Darst. 
336 |b txt  |2 rdacontent 
337 |b n  |2 rdamedia 
338 |b nc  |2 rdacarrier 
490 1 |a Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10]  |v 404 
500 |a Zugl.: Darmstadt, Techn. Hochsch., Diss. 
650 0 7 |a CORDIC-Algorithmus  |0 (DE-588)4302696-5  |2 gnd  |9 rswk-swf 
650 0 7 |a Hilbert-Transformation  |0 (DE-588)4375311-5  |2 gnd  |9 rswk-swf 
650 0 7 |a Funkempfänger  |0 (DE-588)4113650-0  |2 gnd  |9 rswk-swf 
650 0 7 |a Demodulation  |0 (DE-588)4149058-7  |2 gnd  |9 rswk-swf 
650 0 7 |a Field programmable gate array  |0 (DE-588)4347749-5  |2 gnd  |9 rswk-swf 
655 7 |0 (DE-588)4113937-9  |a Hochschulschrift  |2 gnd-content 
689 0 0 |a Funkempfänger  |0 (DE-588)4113650-0  |D s 
689 0 1 |a Demodulation  |0 (DE-588)4149058-7  |D s 
689 0 2 |a Hilbert-Transformation  |0 (DE-588)4375311-5  |D s 
689 0 3 |a CORDIC-Algorithmus  |0 (DE-588)4302696-5  |D s 
689 0 4 |a Field programmable gate array  |0 (DE-588)4347749-5  |D s 
689 0 |5 DE-604 
810 2 |a 10]  |t Verein Deutscher Ingenieure: [Fortschrittberichte VDI  |v 404  |w (DE-604)BV000897204  |9 404 
856 4 2 |m HBZ Datenaustausch  |q application/pdf  |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007159251&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA  |3 Inhaltsverzeichnis 
943 1 |a oai:aleph.bib-bvb.de:BVB01-007159251 

Datensatz im Suchindex

DE-BY-TUM_call_number 0024 65 B 276
DE-BY-TUM_katkey 737964
DE-BY-TUM_location Mag
DE-BY-TUM_media_number 040001025678
_version_ 1820867127334141952
adam_text Titel: Der Einsatz komplexer Algorithmen zur Realisierung universeller Abtastempfänger in FPGA-Technik Autor: Meyer-Baese, Uwe Jahr: 1996 V Inhaltsverzeichnis 1 Grundlegende Betrachtungen 3 1.1 Darstellung von Bandpaß-Signalen durch I- und Q-Phase ......... 3 1.1.1 Klassische Erzeugung von I- und Q-Phase durch die Hilbert-Transformation ................................ 5 1.1.2 Kohärente Demodulation........................ 6 1.1.3 Demodulation mit Hilfe von I- und Q-Phase............. 7 1.2 Beschreibung der LW-Datensignale...................... 8 1.2.1 Der Zeitzeichensender DCF77..................... 9 1.2.2 Die Wetterbildsender DCF37 und DCF54............... 12 1.2.3 Signale des Textsenders DCF49.................... 12 1.3 Kriterien zur Beurteilung von PGAs ..................... 13 2 Methoden der Frequenzsynthese 19 2.1 Klassische analoge Verfahren zur Frequenzsynthese ............. 19 2.2 Direkte Digitale Synthesizer.......................... 20 2.2.1 Direkte Digitale Synthesizer mit Akkumulator............ 20 2.2.2 Der Frequenzteiler........................... 26 2.2.3 Multiplikative Frequenzerzeugung .................. 27 2.2.4 Abschließender Vergleich der DDS-Verfahren............. 28 2.3 Hybride Verfahren zur Frequenzsynthese................... 28 2.3.1 Phase Locked Loop (PLL) zur Frequenzsynthese........... 29 2.3.2 Modifizierte PLL-Synthesizer..................... 30 2.3.2.1 Akkumulator-Synthesizer als PLL-Referenz........ 31 2.3.2.2 Fraktionale M- Synthese................... 32 2.3.3 Neuer Synthesizer mit Akkumulator-Rest-Division......... 34 2.3.3.1 Verallgemeinerung...................... 34 2.3.3.2 Hybride Struktur zur Phasenfehlerkompensation...... 35 2.3.3.3 Hardware-Konzepte..................... 36 2.3.3.4 Beschreibung des Testaufbaus................ 38 2.3.3.5 Meßergebnisse ........................ 39 2.3.3.6 Vergleich zwischen Theorie und Praxis........... 40 2.4 Einordnung des neuen Verfahrens....................... 41 3 Selektion und A/D-Wandlung für Bandpaßsignale 43 3.1 A/D-Wandlung für Bandpaßsignale...................... 43 3.2 Der konventionelle SA-A/D-Wandler..................... 45 VI INHALTSVERZEICHNIS 3.2.1 Das Prinzip des „Noise Shaping“ für Tiefpaßsignale.........46 3.2.2 S/N-Gewinn durch Dezimation.................... 47 3.2.3 „Noise Shaping“ für Bandpaßsignale ................. 50 3.2.4 S/N-Gewinn für den Bandpaßwandler ................ 50 3.3 Entwurf des Analogteils ............................ 53 3.3.1 DCF77-BP-£A-A/D-Wandler .................... 61 3.4 Dezimationsfilter für den £A-Bandpaßwandler................ 62 3.4.1 Stabilitätstests für Frequenzabtastfilter................ 64 3.4.2 Stabilität von Elementarfilterstrukturen ............... 66 3.4.3 Bestimmung geeigneter Bit-Breiten in der Kaskade......... 70 3.4.3.1 Bestimmung der Bit-Breite der einzelnen Register .... 72 3.4.4 Entwurfsbeispiel .................. 75 3.4.4.1 Realisierung mit parallelen Elementarfiltern........ 75 3.4.4.2 Realisierung mit Halbbandfilter und Elementarfiltern ... 76 3.4.4.3 Realisierung mit CBPC-Filtern............... 78 4 Universelle Demodulatoren 80 4.1 Inkohärente Abtastempfänger für Bandpaßsignale.............. 80 4.1.1 Quadraturüberlagerungsempfänger.................. 81 4.1.2 Die Bandpaßabtastung (Integer-Band-Sampling) .......... 85 4.1.3 Der Quadraturabtastempfänger.................... 87 4.1.4 Der Hilbert-Abtastempfänger.....................90 4.1.4.1 Hilbert-Abtaster nullter Ordnung........ 91 4.1.4.2 Hilbert-Abtaster höherer Ordnung............. 91 4.1.4.3 Hilbert-Abtastempfänger mit Unterabtastung........ 95 4.1.5 Vergleich der Abtastempfänger ............ 97 4.2 CORDIC-Demodulator .................. 98 4.2.1 Grundlagen des CORDIC-Prinzips......; . . ......... 98 4.2.2 Funktionale Beschreibung des Koordinatentransformators ...... 99 4.2.3 Mögliche Hardware-Realisierung des CORDIC-Algorithmus .... 102 4.2.4 Hilbert-Integer-Band-Aufteilung für BP-£A-Wandler.......106 4.2.5 Vergleich verschiedener Demodulationsprinzipien...........108 4.3 Optimalstrategien zur inkohärenten FM-Demodulation...........109 4.3.1 Abschätzung zur Bitfehlerwahrscheinlichkeit.............111 4.3.2 Strategien zur Optimaldemodulation für FM-LW-Signale......113 4.3.3 Gedächtnisbehaftete Demodulation..................115 4.4 Kohärente Empfänger für Bandpaßsignale ..................119 4.4.1 Linearer Phasenregelkreis . ......... 121 4.4.2 Die digitale PLL .............................123 4.4.3 Costas Regelschleife...........................125 4.5 Vergleich der realisierten Empfängerschaltungen........ 129 5 Verschlüsselung und Fehlerkorrektur 137 5.1 Fehlerkorrektur für DCF77 . . ......................... 138 5.1.1 Protokollfeldauswertung als Wiederholungscode...........139 5.1.2 Erweiterung der Fehlererkennung zum Hamming-Code . ......140 INHALTSVERZEICHNIS VII 5.1.3 Fehlerschutz für das gesamte Minutentelegramm...........142 5.1.3.1 Codierungsschranken.....................144 5.1.3.2 Auswahl des Codes für das gesamte Minutentelegramm . . 145 5.1.3.3 Codierung...........................145 5.1.3.4 Decodierung .........................146 5.1.4 Vergleich der verschiedenen Verfahren . . ...............149 5.2 Personenrufsystem für Langwelle.......................152 5.2.1 Beschreibung des Datenformats....................153 5.2.2 Das Minutenintervall ..........................153 5.2.3 Fehlerkorrekturschaltung........................155 5.2.3.1 Der Maximum Likelihood Sequence Decoder........156 5.2.3.2 Sequentielle Decoder.....................162 5.2.3.3 Algebraische Decoder ....................164 5.2.3.4 Abschließender Vergleich...................167 5.2.4 Verschlüsselungsverfahren für FPGAs.................167 5.2.4.1 Strom-Chiffren........................168 5.2.4.2 Block-Chiffren........................169 5.2.4.3 Vergleich der Verfahren bezüglich der kryptographischen Sicherheit...........................175 5.2.5 Hardware-Struktur des gesamten Decoders..............177 5.2.5.1 Blockstruktur des Decoder-FPGAs.............179 6 Zusammenfassung 181
any_adam_object 1
author Meyer-Baese, Uwe 1964-
author_GND (DE-588)14179514X
author_facet Meyer-Baese, Uwe 1964-
author_role aut
author_sort Meyer-Baese, Uwe 1964-
author_variant u m b umb
building Verbundindex
bvnumber BV010721765
classification_tum ELT 589d
ELT 352d
ctrlnum (OCoLC)75721819
(DE-599)BVBBV010721765
discipline Elektrotechnik / Elektronik / Nachrichtentechnik
edition Als Ms. gedr.
format Book
fullrecord <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02114nam a2200481 cb4500</leader><controlfield tag="001">BV010721765</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">19960820 </controlfield><controlfield tag="007">t|</controlfield><controlfield tag="008">960425s1996 xx d||| m||| 00||| gerod</controlfield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3183404109</subfield><subfield code="9">3-18-340410-9</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)75721819</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV010721765</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-210</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 589d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 352d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Meyer-Baese, Uwe</subfield><subfield code="d">1964-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)14179514X</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Der Einsatz komplexer Algorithmen zur Realisierung universeller Abtastempfänger in FPGA-Technik</subfield><subfield code="c">Uwe Meyer-Bäse</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">Als Ms. gedr.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Düsseldorf</subfield><subfield code="b">VDI-Verl.</subfield><subfield code="c">1996</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XV, 199 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10]</subfield><subfield code="v">404</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Zugl.: Darmstadt, Techn. Hochsch., Diss.</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">CORDIC-Algorithmus</subfield><subfield code="0">(DE-588)4302696-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hilbert-Transformation</subfield><subfield code="0">(DE-588)4375311-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Funkempfänger</subfield><subfield code="0">(DE-588)4113650-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Demodulation</subfield><subfield code="0">(DE-588)4149058-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Funkempfänger</subfield><subfield code="0">(DE-588)4113650-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Demodulation</subfield><subfield code="0">(DE-588)4149058-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Hilbert-Transformation</subfield><subfield code="0">(DE-588)4375311-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">CORDIC-Algorithmus</subfield><subfield code="0">(DE-588)4302696-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="810" ind1="2" ind2=" "><subfield code="a">10]</subfield><subfield code="t">Verein Deutscher Ingenieure: [Fortschrittberichte VDI</subfield><subfield code="v">404</subfield><subfield code="w">(DE-604)BV000897204</subfield><subfield code="9">404</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HBZ Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&amp;doc_library=BVB01&amp;local_base=BVB01&amp;doc_number=007159251&amp;sequence=000001&amp;line_number=0001&amp;func_code=DB_RECORDS&amp;service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-007159251</subfield></datafield></record></collection>
genre (DE-588)4113937-9 Hochschulschrift gnd-content
genre_facet Hochschulschrift
id DE-604.BV010721765
illustrated Illustrated
indexdate 2024-12-23T14:09:07Z
institution BVB
isbn 3183404109
language German
oai_aleph_id oai:aleph.bib-bvb.de:BVB01-007159251
oclc_num 75721819
open_access_boolean
owner DE-91
DE-BY-TUM
DE-210
owner_facet DE-91
DE-BY-TUM
DE-210
physical XV, 199 S. graph. Darst.
publishDate 1996
publishDateSearch 1996
publishDateSort 1996
publisher VDI-Verl.
record_format marc
series2 Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10]
spellingShingle Meyer-Baese, Uwe 1964-
Der Einsatz komplexer Algorithmen zur Realisierung universeller Abtastempfänger in FPGA-Technik
CORDIC-Algorithmus (DE-588)4302696-5 gnd
Hilbert-Transformation (DE-588)4375311-5 gnd
Funkempfänger (DE-588)4113650-0 gnd
Demodulation (DE-588)4149058-7 gnd
Field programmable gate array (DE-588)4347749-5 gnd
subject_GND (DE-588)4302696-5
(DE-588)4375311-5
(DE-588)4113650-0
(DE-588)4149058-7
(DE-588)4347749-5
(DE-588)4113937-9
title Der Einsatz komplexer Algorithmen zur Realisierung universeller Abtastempfänger in FPGA-Technik
title_auth Der Einsatz komplexer Algorithmen zur Realisierung universeller Abtastempfänger in FPGA-Technik
title_exact_search Der Einsatz komplexer Algorithmen zur Realisierung universeller Abtastempfänger in FPGA-Technik
title_full Der Einsatz komplexer Algorithmen zur Realisierung universeller Abtastempfänger in FPGA-Technik Uwe Meyer-Bäse
title_fullStr Der Einsatz komplexer Algorithmen zur Realisierung universeller Abtastempfänger in FPGA-Technik Uwe Meyer-Bäse
title_full_unstemmed Der Einsatz komplexer Algorithmen zur Realisierung universeller Abtastempfänger in FPGA-Technik Uwe Meyer-Bäse
title_short Der Einsatz komplexer Algorithmen zur Realisierung universeller Abtastempfänger in FPGA-Technik
title_sort der einsatz komplexer algorithmen zur realisierung universeller abtastempfanger in fpga technik
topic CORDIC-Algorithmus (DE-588)4302696-5 gnd
Hilbert-Transformation (DE-588)4375311-5 gnd
Funkempfänger (DE-588)4113650-0 gnd
Demodulation (DE-588)4149058-7 gnd
Field programmable gate array (DE-588)4347749-5 gnd
topic_facet CORDIC-Algorithmus
Hilbert-Transformation
Funkempfänger
Demodulation
Field programmable gate array
Hochschulschrift
url http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007159251&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
volume_link (DE-604)BV000897204
work_keys_str_mv AT meyerbaeseuwe dereinsatzkomplexeralgorithmenzurrealisierunguniversellerabtastempfangerinfpgatechnik