应用于CMOS图像传感器的高速全差分两步式ADC设计方法

应用于CMOS图像传感器的高速全差分两步式ADC设计方法

TN47; 由于传统的单斜式模数转换器(SS ADC)以及改进的各种架构串行两步式SS ADC普遍存在速度瓶颈问题,均无法满足工业界高帧率CMOS图像传感器的发展需求,该文提出一种应用于高帧率CMOS图像传感器的高速全差分两步式ADC设计方法.该ADC设计方法基于差动斜坡与时间数字转换(TDC)技术,将差动量化嵌套在两步式的量化中,形成了区别于串行量化的并行量化模式,不仅提升了数据量化的速率,而且保证了系统的一致性和鲁棒性;针对传统TDC技术与单斜式ADC的匹配性问题,提出了一种基于电平编码的TDC技术,在ADC量化的最后一个时钟周期内,在不提升系统时钟的情况下,完成时间数字转换,实现了更高精...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Veröffentlicht in:电子与信息学报 2023-09, Vol.45 (9), p.3410-3419
Hauptverfasser: 郭仲杰, 王杨乐, 许睿明, 刘绥阳
Format: Artikel
Sprache:chi
Online-Zugang:Volltext
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page 3419
container_issue 9
container_start_page 3410
container_title 电子与信息学报
container_volume 45
creator 郭仲杰
王杨乐
许睿明
刘绥阳
description TN47; 由于传统的单斜式模数转换器(SS ADC)以及改进的各种架构串行两步式SS ADC普遍存在速度瓶颈问题,均无法满足工业界高帧率CMOS图像传感器的发展需求,该文提出一种应用于高帧率CMOS图像传感器的高速全差分两步式ADC设计方法.该ADC设计方法基于差动斜坡与时间数字转换(TDC)技术,将差动量化嵌套在两步式的量化中,形成了区别于串行量化的并行量化模式,不仅提升了数据量化的速率,而且保证了系统的一致性和鲁棒性;针对传统TDC技术与单斜式ADC的匹配性问题,提出了一种基于电平编码的TDC技术,在ADC量化的最后一个时钟周期内,在不提升系统时钟的情况下,完成时间数字转换,实现了更高精度的量化.该文基于55 nm 1P4M CMOS实验平台完成了所提方法的电路设计、版图设计和测试验证.在模拟电压3.3 V、数字电压1.2 V、时钟频率100 MHz、动态输入范围1.6 V的设计环境下,该文ADC设计精度为12 bit,转换时间仅有480 ns,列级功耗低至62 mW,DNL以最低有效位(LSB)计为+0.6/-0.6,INL以最低有效位(LSB)计为+1.2/-1.4,信噪失真比(SNDR)达到70.08 dB,与现有的先进单斜式ADC相比,ADC转换速度提高了52%以上,可以有效压缩行处理时间,为高帧率大面阵CMOS图像传感器的实现提供了有效的解决方案.
doi_str_mv 10.11999/JEIT221420
format Article
fullrecord <record><control><sourceid>wanfang_jour</sourceid><recordid>TN_cdi_wanfang_journals_dzkxxk202309037</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><wanfj_id>dzkxxk202309037</wanfj_id><sourcerecordid>dzkxxk202309037</sourcerecordid><originalsourceid>FETCH-LOGICAL-s1027-b653b75550a4d6b4c96ab66aa438a86027baf08dd93138deb4caa7c8192efcf03</originalsourceid><addsrcrecordid>eNpjYBA2NNAzNLS0tNT3cvUMMTIyNDEyYGHgNDQwsNQ1tbA042DgLS7OTDIwMjY0MzcwMOZkcHu6a8rzKSue7Opz9vUPfjp739Pm_id7Fjxrmf905orns1perp7xsmH-09YVT7eve9rR9mTHkmdrlz7d0-_o4vxi3b4X6xY-m7bz2eapPAysaYk5xam8UJqbIdTNNcTZQ9fH393T2dFHt9jQwMhcN8nM1DjJ3NTU1CDRJMUsySTZ0iwxycwsMdHE2CLRwgyoJCkxzcAiJcXS2NDYIiUVqCIx0TzZwtDSKDUtOc3AmJtBHWJueWJeWmJeenxWfmlRHtDG-JSq7IqKbCOg1wwsDYzNjQEWwmKq</addsrcrecordid><sourcetype>Aggregation Database</sourcetype><iscdi>true</iscdi><recordtype>article</recordtype></control><display><type>article</type><title>应用于CMOS图像传感器的高速全差分两步式ADC设计方法</title><source>Alma/SFX Local Collection</source><creator>郭仲杰 ; 王杨乐 ; 许睿明 ; 刘绥阳</creator><creatorcontrib>郭仲杰 ; 王杨乐 ; 许睿明 ; 刘绥阳</creatorcontrib><description>TN47; 由于传统的单斜式模数转换器(SS ADC)以及改进的各种架构串行两步式SS ADC普遍存在速度瓶颈问题,均无法满足工业界高帧率CMOS图像传感器的发展需求,该文提出一种应用于高帧率CMOS图像传感器的高速全差分两步式ADC设计方法.该ADC设计方法基于差动斜坡与时间数字转换(TDC)技术,将差动量化嵌套在两步式的量化中,形成了区别于串行量化的并行量化模式,不仅提升了数据量化的速率,而且保证了系统的一致性和鲁棒性;针对传统TDC技术与单斜式ADC的匹配性问题,提出了一种基于电平编码的TDC技术,在ADC量化的最后一个时钟周期内,在不提升系统时钟的情况下,完成时间数字转换,实现了更高精度的量化.该文基于55 nm 1P4M CMOS实验平台完成了所提方法的电路设计、版图设计和测试验证.在模拟电压3.3 V、数字电压1.2 V、时钟频率100 MHz、动态输入范围1.6 V的设计环境下,该文ADC设计精度为12 bit,转换时间仅有480 ns,列级功耗低至62 mW,DNL以最低有效位(LSB)计为+0.6/-0.6,INL以最低有效位(LSB)计为+1.2/-1.4,信噪失真比(SNDR)达到70.08 dB,与现有的先进单斜式ADC相比,ADC转换速度提高了52%以上,可以有效压缩行处理时间,为高帧率大面阵CMOS图像传感器的实现提供了有效的解决方案.</description><identifier>ISSN: 1009-5896</identifier><identifier>DOI: 10.11999/JEIT221420</identifier><language>chi</language><publisher>西安理工大学 西安 710048</publisher><ispartof>电子与信息学报, 2023-09, Vol.45 (9), p.3410-3419</ispartof><rights>Copyright © Wanfang Data Co. Ltd. All Rights Reserved.</rights><lds50>peer_reviewed</lds50><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Uhttp://www.wanfangdata.com.cn/images/PeriodicalImages/dzkxxk/dzkxxk.jpg</thumbnail><link.rule.ids>314,777,781,27905,27906</link.rule.ids></links><search><creatorcontrib>郭仲杰</creatorcontrib><creatorcontrib>王杨乐</creatorcontrib><creatorcontrib>许睿明</creatorcontrib><creatorcontrib>刘绥阳</creatorcontrib><title>应用于CMOS图像传感器的高速全差分两步式ADC设计方法</title><title>电子与信息学报</title><description>TN47; 由于传统的单斜式模数转换器(SS ADC)以及改进的各种架构串行两步式SS ADC普遍存在速度瓶颈问题,均无法满足工业界高帧率CMOS图像传感器的发展需求,该文提出一种应用于高帧率CMOS图像传感器的高速全差分两步式ADC设计方法.该ADC设计方法基于差动斜坡与时间数字转换(TDC)技术,将差动量化嵌套在两步式的量化中,形成了区别于串行量化的并行量化模式,不仅提升了数据量化的速率,而且保证了系统的一致性和鲁棒性;针对传统TDC技术与单斜式ADC的匹配性问题,提出了一种基于电平编码的TDC技术,在ADC量化的最后一个时钟周期内,在不提升系统时钟的情况下,完成时间数字转换,实现了更高精度的量化.该文基于55 nm 1P4M CMOS实验平台完成了所提方法的电路设计、版图设计和测试验证.在模拟电压3.3 V、数字电压1.2 V、时钟频率100 MHz、动态输入范围1.6 V的设计环境下,该文ADC设计精度为12 bit,转换时间仅有480 ns,列级功耗低至62 mW,DNL以最低有效位(LSB)计为+0.6/-0.6,INL以最低有效位(LSB)计为+1.2/-1.4,信噪失真比(SNDR)达到70.08 dB,与现有的先进单斜式ADC相比,ADC转换速度提高了52%以上,可以有效压缩行处理时间,为高帧率大面阵CMOS图像传感器的实现提供了有效的解决方案.</description><issn>1009-5896</issn><fulltext>true</fulltext><rsrctype>article</rsrctype><creationdate>2023</creationdate><recordtype>article</recordtype><recordid>eNpjYBA2NNAzNLS0tNT3cvUMMTIyNDEyYGHgNDQwsNQ1tbA042DgLS7OTDIwMjY0MzcwMOZkcHu6a8rzKSue7Opz9vUPfjp739Pm_id7Fjxrmf905orns1perp7xsmH-09YVT7eve9rR9mTHkmdrlz7d0-_o4vxi3b4X6xY-m7bz2eapPAysaYk5xam8UJqbIdTNNcTZQ9fH393T2dFHt9jQwMhcN8nM1DjJ3NTU1CDRJMUsySTZ0iwxycwsMdHE2CLRwgyoJCkxzcAiJcXS2NDYIiUVqCIx0TzZwtDSKDUtOc3AmJtBHWJueWJeWmJeenxWfmlRHtDG-JSq7IqKbCOg1wwsDYzNjQEWwmKq</recordid><startdate>20230901</startdate><enddate>20230901</enddate><creator>郭仲杰</creator><creator>王杨乐</creator><creator>许睿明</creator><creator>刘绥阳</creator><general>西安理工大学 西安 710048</general><scope>2B.</scope><scope>4A8</scope><scope>92I</scope><scope>93N</scope><scope>PSX</scope><scope>TCJ</scope></search><sort><creationdate>20230901</creationdate><title>应用于CMOS图像传感器的高速全差分两步式ADC设计方法</title><author>郭仲杰 ; 王杨乐 ; 许睿明 ; 刘绥阳</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-LOGICAL-s1027-b653b75550a4d6b4c96ab66aa438a86027baf08dd93138deb4caa7c8192efcf03</frbrgroupid><rsrctype>articles</rsrctype><prefilter>articles</prefilter><language>chi</language><creationdate>2023</creationdate><toplevel>peer_reviewed</toplevel><toplevel>online_resources</toplevel><creatorcontrib>郭仲杰</creatorcontrib><creatorcontrib>王杨乐</creatorcontrib><creatorcontrib>许睿明</creatorcontrib><creatorcontrib>刘绥阳</creatorcontrib><collection>Wanfang Data Journals - Hong Kong</collection><collection>WANFANG Data Centre</collection><collection>Wanfang Data Journals</collection><collection>万方数据期刊 - 香港版</collection><collection>China Online Journals (COJ)</collection><collection>China Online Journals (COJ)</collection><jtitle>电子与信息学报</jtitle></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext</fulltext></delivery><addata><au>郭仲杰</au><au>王杨乐</au><au>许睿明</au><au>刘绥阳</au><format>journal</format><genre>article</genre><ristype>JOUR</ristype><atitle>应用于CMOS图像传感器的高速全差分两步式ADC设计方法</atitle><jtitle>电子与信息学报</jtitle><date>2023-09-01</date><risdate>2023</risdate><volume>45</volume><issue>9</issue><spage>3410</spage><epage>3419</epage><pages>3410-3419</pages><issn>1009-5896</issn><abstract>TN47; 由于传统的单斜式模数转换器(SS ADC)以及改进的各种架构串行两步式SS ADC普遍存在速度瓶颈问题,均无法满足工业界高帧率CMOS图像传感器的发展需求,该文提出一种应用于高帧率CMOS图像传感器的高速全差分两步式ADC设计方法.该ADC设计方法基于差动斜坡与时间数字转换(TDC)技术,将差动量化嵌套在两步式的量化中,形成了区别于串行量化的并行量化模式,不仅提升了数据量化的速率,而且保证了系统的一致性和鲁棒性;针对传统TDC技术与单斜式ADC的匹配性问题,提出了一种基于电平编码的TDC技术,在ADC量化的最后一个时钟周期内,在不提升系统时钟的情况下,完成时间数字转换,实现了更高精度的量化.该文基于55 nm 1P4M CMOS实验平台完成了所提方法的电路设计、版图设计和测试验证.在模拟电压3.3 V、数字电压1.2 V、时钟频率100 MHz、动态输入范围1.6 V的设计环境下,该文ADC设计精度为12 bit,转换时间仅有480 ns,列级功耗低至62 mW,DNL以最低有效位(LSB)计为+0.6/-0.6,INL以最低有效位(LSB)计为+1.2/-1.4,信噪失真比(SNDR)达到70.08 dB,与现有的先进单斜式ADC相比,ADC转换速度提高了52%以上,可以有效压缩行处理时间,为高帧率大面阵CMOS图像传感器的实现提供了有效的解决方案.</abstract><pub>西安理工大学 西安 710048</pub><doi>10.11999/JEIT221420</doi><tpages>10</tpages></addata></record>
fulltext fulltext
identifier ISSN: 1009-5896
ispartof 电子与信息学报, 2023-09, Vol.45 (9), p.3410-3419
issn 1009-5896
language chi
recordid cdi_wanfang_journals_dzkxxk202309037
source Alma/SFX Local Collection
title 应用于CMOS图像传感器的高速全差分两步式ADC设计方法
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-21T09%3A09%3A56IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-wanfang_jour&rft_val_fmt=info:ofi/fmt:kev:mtx:journal&rft.genre=article&rft.atitle=%E5%BA%94%E7%94%A8%E4%BA%8ECMOS%E5%9B%BE%E5%83%8F%E4%BC%A0%E6%84%9F%E5%99%A8%E7%9A%84%E9%AB%98%E9%80%9F%E5%85%A8%E5%B7%AE%E5%88%86%E4%B8%A4%E6%AD%A5%E5%BC%8FADC%E8%AE%BE%E8%AE%A1%E6%96%B9%E6%B3%95&rft.jtitle=%E7%94%B5%E5%AD%90%E4%B8%8E%E4%BF%A1%E6%81%AF%E5%AD%A6%E6%8A%A5&rft.au=%E9%83%AD%E4%BB%B2%E6%9D%B0&rft.date=2023-09-01&rft.volume=45&rft.issue=9&rft.spage=3410&rft.epage=3419&rft.pages=3410-3419&rft.issn=1009-5896&rft_id=info:doi/10.11999/JEIT221420&rft_dat=%3Cwanfang_jour%3Edzkxxk202309037%3C/wanfang_jour%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rft_wanfj_id=dzkxxk202309037&rfr_iscdi=true