Interfacial layer optimization of high-@@ik@/metal gate stacks for low temperature processing

Understanding the requirements for obtaining high mobility gate stacks in a low temperature process is crucial for enabling a low temperature integration flow. A low temperature integration scheme may be necessary for higher-@@ik@ dielectrics (@@ik@ > 25) or for extremely scaled devices ( < 15...

Ausführliche Beschreibung

Bibliographische Detailangaben

Veröffentlicht in:	Microelectronic engineering 2009-09, Vol.86 (7-9), p.1632-1634
Hauptverfasser:	Linder, Barry P, Narayanan, Vijay, Cartier, Eduard A
Format:	Artikel
Sprache:	eng
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!