A 1-V 10-bit 80-MS/s 1.6-mW SAR ADC in 65-nm GP CMOS

This paper presents a 10-bit 80-MS/s successive approximation register（SAR） analog-to-digital converter （ADC） suitable for integration in a system on a chip（SoC）.By using the top-plate-sample switching scheme and a split capacitive array structure,the total capacitance is dramatically reduced which...

Ausführliche Beschreibung

Bibliographische Detailangaben

Veröffentlicht in:	Journal of semiconductors 2013-08, Vol.34 (8), p.162-171
1. Verfasser:	马俊 郭亚炜 吴越 程旭 曾晓洋
Format:	Artikel
Sprache:	eng
Schlagworte:	ADC Arrays Capacitance Clock generators CMOS CMOS技术 Logic Nanostructure Sampling SAR Semiconductors 寄生电容 时钟发生器 纳米 阵列结构
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!