A DLL based clock generator for low-power mobile SoCs
In this paper, a delay locked loop (DLL) based clock generator is proposed. In this DLL, a dual edge triggered phase detector (DET-PD) with a high phase detector gain, a wide phase capture range, and a reduced reset time is proposed in order to achieve fast lock speed without degrading the loop stab...
Gespeichert in:
Veröffentlicht in: | IEEE transactions on consumer electronics 2010-08, Vol.56 (3), p.1950-1956 |
---|---|
Hauptverfasser: | , , |
Format: | Artikel |
Sprache: | eng |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Schreiben Sie den ersten Kommentar!