Constructing application-specific memory hierarchies on FPGAs

The high performance potential of an FPGA is not fully exploited if a design suffers a memory bottleneck. Therefore, a memory hierarchy is needed to reuse data in on-chip buffer memories and minimize the number of accesses to off-chip memory. Buffer memories not only hide the external memory latency...

Ausführliche Beschreibung

Bibliographische Detailangaben

Veröffentlicht in:	Lecture Notes in Computer Science 2011-04, Vol.6590 (3), p.201-216
Hauptverfasser:	Devos, H, Van Campenhout, J, Verbauwhede, I, Stroobandt, D
Format:	Artikel
Sprache:	eng
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!