Optimizing i-line lithography for 0.3 micron poly-gate manufacturing

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	Solid state technology 1997-03, Vol.40 (3), p.S5
Hauptverfasser:	Finders, Jo, Tzviatkov, Plamen, Ronse, Kurt, Van den hove, Luc
Format:	Magazinearticle
Sprache:	eng
Schlagworte:	Gate arrays Gates (Electronics) Lithography Methods
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Schreiben Sie den ersten Kommentar!