INTEGRATED CIRCUIT HEADER ASSEMBLY AND METHOD FOR MAKING SAME

An integrated circuit (IC) header subassembly (110) includes a spacer (120) mounted to the header (110). The IC die assembly, consisting of an IC die (132) and an IC die carrier (136) is mounted to spacer (120) which is mounted to the header (110). The coefficient of thermal expansion of the spacer (120) is selected to be between the coefficient of thermal expansion of the IC die assembly and the header (110) to minimize stresses due to thermal expansion and contraction. In addition, the spacer (120) is substantially smaller in width and length than the IC die assembly and the header whereby the IC die assembly appears to be pedestal mounted. By minimizing the length of the contacting surfaces between the spacer (120) and the IC die assembly, the risk of warping or cracking due to differences in thermal expansion can be reduced. This allows for much large IC dies and pixel arrays to be used. L'invention concerne un sous-ensemble embase de circuit intégré (110) qui comprend un espaceur (120) monté sur l'embase (110). L'ensemble puce de circuit intégré, qui comprend une puce de circuit intégré (132) et un porte-puce de circuit intégré (136) est monté sur l'espaceur (120), lequel est monté sur l'embase (110). Le coefficient d'expansion thermique de l'espaceur (120) a une valeur intermédiaire entre le coefficient d'expansion thermique de l'ensemble puce de circuit intégré et de l'embase (110), de manière à réduire au minimum les contraintes résultant de la contraction et de l'expansion thermique. De plus, l'espaceur (120) a une largeur et une longueur sensiblement inférieures à la largeur et à la longueur de l'ensemble puce de circuit intégré et de l'embase, moyennant quoi l'ensemble puce de circuit intégré donne l'impression d'être monté sur piédestal. En réduisant au minimum la longueur des surfaces de contact entre l'espaceur (120) et l'ensemble puce de circuit intégré, il est possible de diminuer le risque de gauchissement ou de craquelage dû aux écarts d'expansion thermique. Dès lors, on peut utiliser des puces de circuit intégré et des alignements de pixels de dimensions bien plus importantes.