COMPUTER GRAPHICS SYSTEM
A low cost, high performance computer graphics system. A graphics processor, capable of making memory requests is connected to a memory control unit, which controls a memory bus. Both main memory and a frame buffer memory are attached to the memory bus, thereby giving the graphics processor the capa...
Gespeichert in:
Hauptverfasser: | , , , , , , , , , , , , , , , |
---|---|
Format: | Patent |
Sprache: | eng |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | GAMACHE, RODNEY FANNING, BLAISE IRWIN, JOHN LORD, GEORGE FIELDING, KEVIN KIRK, JOHN FRANKLIN, CHRIS KRISHNASWAMI, SRINIVASAN MOEZZI, ALI CROUSE, ROBERT BOUCHARD, JOSEPH PAYSON, CHRISTOPHER, J MEINERTH, KIM CASE, COLYN MASUCCI, AGNES, M SCOTT, GEORGE |
description | A low cost, high performance computer graphics system. A graphics processor, capable of making memory requests is connected to a memory control unit, which controls a memory bus. Both main memory and a frame buffer memory are attached to the memory bus, thereby giving the graphics processor the capability of writing to either main memory or to the frame buffer memory. The disclosure further describes a computer graphics system, having a duplicate cache tag store accessible by the graphics system without generating traffic on the system bus; having a FIFO command buffer in main memory for temporary storage of graphics commands; having a residue buffer for the temporary storage of memory transmissions not immediately usable by the graphics processor; having a "short circuit" feature for routing graphics commands to the command processor in the minimum number of steps; having a cursor control system capable of storing cursor pattern information in, and retrieving cursor pattern information from, main memory; having a cursor bus that is reconfigurable to carry information other than cursor information; and having a frame buffer module that contains no timing or cursor control circuitry.
Système informatique graphique à hautes performances, de faible coût. Un processeur graphique, capable d'adresser des demandes à la mémoire, est connecté à une unité de commande de la mémoire, laquelle commande un bus de mémoire. A la fois la mémoire centrale et une mémoire tampon d'images sont reliées au bus de mémoire, donnant ainsi au processeur graphique la capacité d'écrire soit dans la mémoire principale soit dans la mémoire tampon d'images. L'invention concerne un système informatique graphique comprenant une mémoire d'étiquettes à double antémémoire accessible par le système graphique sans production de trafic dans le bus du système, un tampon d'instruction premier entré premier sorti (FIFO) dans la mémoire principale permettant le stockage temporaire d'instructions graphiques, un tampon pour les restes destiné au stockage temporaire de transmissions de la mémoire non utilisable immédiatement par le processeur graphique, une fonction "court-circuit" destinée à acheminer des instructions graphiques au processeur d'instructions en un nombre minimum d'étapes, un système de commande de curseur capable de stocker des informations de configuration du curseur dans la mémoire principale et de les extraire de celle-ci, un bus de curseur reconfigurable pour porter des information |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO9304462A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO9304462A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO9304462A13</originalsourceid><addsrcrecordid>eNrjZJBw9vcNCA1xDVJwD3IM8PB0DlYIjgwOcfXlYWBNS8wpTuWF0twMCm6uIc4euqkF-fGpxQWJyal5qSXx4f6WxgYmJmZGjobGRCgBAM-LH6Y</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>COMPUTER GRAPHICS SYSTEM</title><source>esp@cenet</source><creator>GAMACHE, RODNEY ; FANNING, BLAISE ; IRWIN, JOHN ; LORD, GEORGE ; FIELDING, KEVIN ; KIRK, JOHN ; FRANKLIN, CHRIS ; KRISHNASWAMI, SRINIVASAN ; MOEZZI, ALI ; CROUSE, ROBERT ; BOUCHARD, JOSEPH ; PAYSON, CHRISTOPHER, J ; MEINERTH, KIM ; CASE, COLYN ; MASUCCI, AGNES, M ; SCOTT, GEORGE</creator><creatorcontrib>GAMACHE, RODNEY ; FANNING, BLAISE ; IRWIN, JOHN ; LORD, GEORGE ; FIELDING, KEVIN ; KIRK, JOHN ; FRANKLIN, CHRIS ; KRISHNASWAMI, SRINIVASAN ; MOEZZI, ALI ; CROUSE, ROBERT ; BOUCHARD, JOSEPH ; PAYSON, CHRISTOPHER, J ; MEINERTH, KIM ; CASE, COLYN ; MASUCCI, AGNES, M ; SCOTT, GEORGE</creatorcontrib><description>A low cost, high performance computer graphics system. A graphics processor, capable of making memory requests is connected to a memory control unit, which controls a memory bus. Both main memory and a frame buffer memory are attached to the memory bus, thereby giving the graphics processor the capability of writing to either main memory or to the frame buffer memory. The disclosure further describes a computer graphics system, having a duplicate cache tag store accessible by the graphics system without generating traffic on the system bus; having a FIFO command buffer in main memory for temporary storage of graphics commands; having a residue buffer for the temporary storage of memory transmissions not immediately usable by the graphics processor; having a "short circuit" feature for routing graphics commands to the command processor in the minimum number of steps; having a cursor control system capable of storing cursor pattern information in, and retrieving cursor pattern information from, main memory; having a cursor bus that is reconfigurable to carry information other than cursor information; and having a frame buffer module that contains no timing or cursor control circuitry.
Système informatique graphique à hautes performances, de faible coût. Un processeur graphique, capable d'adresser des demandes à la mémoire, est connecté à une unité de commande de la mémoire, laquelle commande un bus de mémoire. A la fois la mémoire centrale et une mémoire tampon d'images sont reliées au bus de mémoire, donnant ainsi au processeur graphique la capacité d'écrire soit dans la mémoire principale soit dans la mémoire tampon d'images. L'invention concerne un système informatique graphique comprenant une mémoire d'étiquettes à double antémémoire accessible par le système graphique sans production de trafic dans le bus du système, un tampon d'instruction premier entré premier sorti (FIFO) dans la mémoire principale permettant le stockage temporaire d'instructions graphiques, un tampon pour les restes destiné au stockage temporaire de transmissions de la mémoire non utilisable immédiatement par le processeur graphique, une fonction "court-circuit" destinée à acheminer des instructions graphiques au processeur d'instructions en un nombre minimum d'étapes, un système de commande de curseur capable de stocker des informations de configuration du curseur dans la mémoire principale et de les extraire de celle-ci, un bus de curseur reconfigurable pour porter des informations autres que les informations relatives au curseur, ainsi qu'un module tampon d'images ne contenant pas de circuit de synchronisation ou de commande de curseur.</description><language>eng</language><subject>ADVERTISING ; ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICESUSING STATIC MEANS TO PRESENT VARIABLE INFORMATION ; CALCULATING ; COMPUTING ; COUNTING ; CRYPTOGRAPHY ; DISPLAY ; EDUCATION ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS ; SEALS</subject><creationdate>1993</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=19930304&DB=EPODOC&CC=WO&NR=9304462A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=19930304&DB=EPODOC&CC=WO&NR=9304462A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>GAMACHE, RODNEY</creatorcontrib><creatorcontrib>FANNING, BLAISE</creatorcontrib><creatorcontrib>IRWIN, JOHN</creatorcontrib><creatorcontrib>LORD, GEORGE</creatorcontrib><creatorcontrib>FIELDING, KEVIN</creatorcontrib><creatorcontrib>KIRK, JOHN</creatorcontrib><creatorcontrib>FRANKLIN, CHRIS</creatorcontrib><creatorcontrib>KRISHNASWAMI, SRINIVASAN</creatorcontrib><creatorcontrib>MOEZZI, ALI</creatorcontrib><creatorcontrib>CROUSE, ROBERT</creatorcontrib><creatorcontrib>BOUCHARD, JOSEPH</creatorcontrib><creatorcontrib>PAYSON, CHRISTOPHER, J</creatorcontrib><creatorcontrib>MEINERTH, KIM</creatorcontrib><creatorcontrib>CASE, COLYN</creatorcontrib><creatorcontrib>MASUCCI, AGNES, M</creatorcontrib><creatorcontrib>SCOTT, GEORGE</creatorcontrib><title>COMPUTER GRAPHICS SYSTEM</title><description>A low cost, high performance computer graphics system. A graphics processor, capable of making memory requests is connected to a memory control unit, which controls a memory bus. Both main memory and a frame buffer memory are attached to the memory bus, thereby giving the graphics processor the capability of writing to either main memory or to the frame buffer memory. The disclosure further describes a computer graphics system, having a duplicate cache tag store accessible by the graphics system without generating traffic on the system bus; having a FIFO command buffer in main memory for temporary storage of graphics commands; having a residue buffer for the temporary storage of memory transmissions not immediately usable by the graphics processor; having a "short circuit" feature for routing graphics commands to the command processor in the minimum number of steps; having a cursor control system capable of storing cursor pattern information in, and retrieving cursor pattern information from, main memory; having a cursor bus that is reconfigurable to carry information other than cursor information; and having a frame buffer module that contains no timing or cursor control circuitry.
Système informatique graphique à hautes performances, de faible coût. Un processeur graphique, capable d'adresser des demandes à la mémoire, est connecté à une unité de commande de la mémoire, laquelle commande un bus de mémoire. A la fois la mémoire centrale et une mémoire tampon d'images sont reliées au bus de mémoire, donnant ainsi au processeur graphique la capacité d'écrire soit dans la mémoire principale soit dans la mémoire tampon d'images. L'invention concerne un système informatique graphique comprenant une mémoire d'étiquettes à double antémémoire accessible par le système graphique sans production de trafic dans le bus du système, un tampon d'instruction premier entré premier sorti (FIFO) dans la mémoire principale permettant le stockage temporaire d'instructions graphiques, un tampon pour les restes destiné au stockage temporaire de transmissions de la mémoire non utilisable immédiatement par le processeur graphique, une fonction "court-circuit" destinée à acheminer des instructions graphiques au processeur d'instructions en un nombre minimum d'étapes, un système de commande de curseur capable de stocker des informations de configuration du curseur dans la mémoire principale et de les extraire de celle-ci, un bus de curseur reconfigurable pour porter des informations autres que les informations relatives au curseur, ainsi qu'un module tampon d'images ne contenant pas de circuit de synchronisation ou de commande de curseur.</description><subject>ADVERTISING</subject><subject>ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICESUSING STATIC MEANS TO PRESENT VARIABLE INFORMATION</subject><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>CRYPTOGRAPHY</subject><subject>DISPLAY</subject><subject>EDUCATION</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><subject>SEALS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>1993</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZJBw9vcNCA1xDVJwD3IM8PB0DlYIjgwOcfXlYWBNS8wpTuWF0twMCm6uIc4euqkF-fGpxQWJyal5qSXx4f6WxgYmJmZGjobGRCgBAM-LH6Y</recordid><startdate>19930304</startdate><enddate>19930304</enddate><creator>GAMACHE, RODNEY</creator><creator>FANNING, BLAISE</creator><creator>IRWIN, JOHN</creator><creator>LORD, GEORGE</creator><creator>FIELDING, KEVIN</creator><creator>KIRK, JOHN</creator><creator>FRANKLIN, CHRIS</creator><creator>KRISHNASWAMI, SRINIVASAN</creator><creator>MOEZZI, ALI</creator><creator>CROUSE, ROBERT</creator><creator>BOUCHARD, JOSEPH</creator><creator>PAYSON, CHRISTOPHER, J</creator><creator>MEINERTH, KIM</creator><creator>CASE, COLYN</creator><creator>MASUCCI, AGNES, M</creator><creator>SCOTT, GEORGE</creator><scope>EVB</scope></search><sort><creationdate>19930304</creationdate><title>COMPUTER GRAPHICS SYSTEM</title><author>GAMACHE, RODNEY ; FANNING, BLAISE ; IRWIN, JOHN ; LORD, GEORGE ; FIELDING, KEVIN ; KIRK, JOHN ; FRANKLIN, CHRIS ; KRISHNASWAMI, SRINIVASAN ; MOEZZI, ALI ; CROUSE, ROBERT ; BOUCHARD, JOSEPH ; PAYSON, CHRISTOPHER, J ; MEINERTH, KIM ; CASE, COLYN ; MASUCCI, AGNES, M ; SCOTT, GEORGE</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO9304462A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng</language><creationdate>1993</creationdate><topic>ADVERTISING</topic><topic>ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICESUSING STATIC MEANS TO PRESENT VARIABLE INFORMATION</topic><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>CRYPTOGRAPHY</topic><topic>DISPLAY</topic><topic>EDUCATION</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><topic>SEALS</topic><toplevel>online_resources</toplevel><creatorcontrib>GAMACHE, RODNEY</creatorcontrib><creatorcontrib>FANNING, BLAISE</creatorcontrib><creatorcontrib>IRWIN, JOHN</creatorcontrib><creatorcontrib>LORD, GEORGE</creatorcontrib><creatorcontrib>FIELDING, KEVIN</creatorcontrib><creatorcontrib>KIRK, JOHN</creatorcontrib><creatorcontrib>FRANKLIN, CHRIS</creatorcontrib><creatorcontrib>KRISHNASWAMI, SRINIVASAN</creatorcontrib><creatorcontrib>MOEZZI, ALI</creatorcontrib><creatorcontrib>CROUSE, ROBERT</creatorcontrib><creatorcontrib>BOUCHARD, JOSEPH</creatorcontrib><creatorcontrib>PAYSON, CHRISTOPHER, J</creatorcontrib><creatorcontrib>MEINERTH, KIM</creatorcontrib><creatorcontrib>CASE, COLYN</creatorcontrib><creatorcontrib>MASUCCI, AGNES, M</creatorcontrib><creatorcontrib>SCOTT, GEORGE</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>GAMACHE, RODNEY</au><au>FANNING, BLAISE</au><au>IRWIN, JOHN</au><au>LORD, GEORGE</au><au>FIELDING, KEVIN</au><au>KIRK, JOHN</au><au>FRANKLIN, CHRIS</au><au>KRISHNASWAMI, SRINIVASAN</au><au>MOEZZI, ALI</au><au>CROUSE, ROBERT</au><au>BOUCHARD, JOSEPH</au><au>PAYSON, CHRISTOPHER, J</au><au>MEINERTH, KIM</au><au>CASE, COLYN</au><au>MASUCCI, AGNES, M</au><au>SCOTT, GEORGE</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>COMPUTER GRAPHICS SYSTEM</title><date>1993-03-04</date><risdate>1993</risdate><abstract>A low cost, high performance computer graphics system. A graphics processor, capable of making memory requests is connected to a memory control unit, which controls a memory bus. Both main memory and a frame buffer memory are attached to the memory bus, thereby giving the graphics processor the capability of writing to either main memory or to the frame buffer memory. The disclosure further describes a computer graphics system, having a duplicate cache tag store accessible by the graphics system without generating traffic on the system bus; having a FIFO command buffer in main memory for temporary storage of graphics commands; having a residue buffer for the temporary storage of memory transmissions not immediately usable by the graphics processor; having a "short circuit" feature for routing graphics commands to the command processor in the minimum number of steps; having a cursor control system capable of storing cursor pattern information in, and retrieving cursor pattern information from, main memory; having a cursor bus that is reconfigurable to carry information other than cursor information; and having a frame buffer module that contains no timing or cursor control circuitry.
Système informatique graphique à hautes performances, de faible coût. Un processeur graphique, capable d'adresser des demandes à la mémoire, est connecté à une unité de commande de la mémoire, laquelle commande un bus de mémoire. A la fois la mémoire centrale et une mémoire tampon d'images sont reliées au bus de mémoire, donnant ainsi au processeur graphique la capacité d'écrire soit dans la mémoire principale soit dans la mémoire tampon d'images. L'invention concerne un système informatique graphique comprenant une mémoire d'étiquettes à double antémémoire accessible par le système graphique sans production de trafic dans le bus du système, un tampon d'instruction premier entré premier sorti (FIFO) dans la mémoire principale permettant le stockage temporaire d'instructions graphiques, un tampon pour les restes destiné au stockage temporaire de transmissions de la mémoire non utilisable immédiatement par le processeur graphique, une fonction "court-circuit" destinée à acheminer des instructions graphiques au processeur d'instructions en un nombre minimum d'étapes, un système de commande de curseur capable de stocker des informations de configuration du curseur dans la mémoire principale et de les extraire de celle-ci, un bus de curseur reconfigurable pour porter des informations autres que les informations relatives au curseur, ainsi qu'un module tampon d'images ne contenant pas de circuit de synchronisation ou de commande de curseur.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | eng |
recordid | cdi_epo_espacenet_WO9304462A1 |
source | esp@cenet |
subjects | ADVERTISING ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICESUSING STATIC MEANS TO PRESENT VARIABLE INFORMATION CALCULATING COMPUTING COUNTING CRYPTOGRAPHY DISPLAY EDUCATION ELECTRIC DIGITAL DATA PROCESSING PHYSICS SEALS |
title | COMPUTER GRAPHICS SYSTEM |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-25T02%3A31%3A43IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=GAMACHE,%20RODNEY&rft.date=1993-03-04&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO9304462A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |