METHODS FOR MAKING SEMICONDUCTOR DEVICES THAT INCLUDE METAL CAP LAYERS
A method for forming a semiconductor device can include providing a substrate including a via in a dielectric layer, forming a ruthenium metal plug in the via, and at least part of the ruthenium metal plug can be formed directly on the dielectric layer in the via, forming a metal cap layer directly...
Gespeichert in:
| Hauptverfasser: | , , , , , , , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; fre |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | YU, Kai-Hung SATOH, Kohichi ISHIZAKA, Tadahiro SUZUKI, Hidenao YONEZAWA, Ryota IMAKITA, Kenichi GOMI, Atsushi SAKUMA, Takashi OTSUKI, Yuji |
| description | A method for forming a semiconductor device can include providing a substrate including a via in a dielectric layer, forming a ruthenium metal plug in the via, and at least part of the ruthenium metal plug can be formed directly on the dielectric layer in the via, forming a metal cap layer directly on the ruthenium metal plug, and forming a metallization layer, such as a copper-containing trench, over the ruthenium metal plug, such that the metal cap layer is between the metallization layer and the ruthenium metal plug, which can prevent intermixing of the ruthenium of the ruthenium metal plug with the metal or metals in the metallization layer.
L'invention concerne un procédé de formation d'un dispositif à semi-conducteur qui peut consister à : fournir un substrat comprenant un trou d'interconnexion dans une couche diélectrique, former une fiche métallique en ruthénium dans le trou d'interconnexion, et au moins une partie de la fiche métallique en ruthénium peut être formée directement sur la couche diélectrique dans le trou d'interconnexion, former une couche de capuchon métallique directement sur la fiche métallique en ruthénium, et former une couche de métallisation, telle qu'une tranchée contenant du cuivre, sur la fiche métallique en ruthénium, de telle sorte que la couche de capuchon métallique se trouve entre la couche de métallisation et la fiche métallique en ruthénium, ce qui peut empêcher un mélange du ruthénium de la fiche métallique en ruthénium avec le métal ou les métaux dans la couche de métallisation. |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2024226242A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2024226242A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2024226242A13</originalsourceid><addsrcrecordid>eNrjZHDzdQ3x8HcJVnDzD1LwdfT29HNXCHb19XT293MJdQ4BCrq4hnk6uwYrhHg4hih4-jn7hLq4KgB1OfooODsGKPg4RroGBfMwsKYl5hSn8kJpbgZlN9cQZw_d1IL8-NTigsTk1LzUkvhwfyMDIxMjIzMg4WhoTJwqAFQ6LRE</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>METHODS FOR MAKING SEMICONDUCTOR DEVICES THAT INCLUDE METAL CAP LAYERS</title><source>esp@cenet</source><creator>YU, Kai-Hung ; SATOH, Kohichi ; ISHIZAKA, Tadahiro ; SUZUKI, Hidenao ; YONEZAWA, Ryota ; IMAKITA, Kenichi ; GOMI, Atsushi ; SAKUMA, Takashi ; OTSUKI, Yuji</creator><creatorcontrib>YU, Kai-Hung ; SATOH, Kohichi ; ISHIZAKA, Tadahiro ; SUZUKI, Hidenao ; YONEZAWA, Ryota ; IMAKITA, Kenichi ; GOMI, Atsushi ; SAKUMA, Takashi ; OTSUKI, Yuji</creatorcontrib><description>A method for forming a semiconductor device can include providing a substrate including a via in a dielectric layer, forming a ruthenium metal plug in the via, and at least part of the ruthenium metal plug can be formed directly on the dielectric layer in the via, forming a metal cap layer directly on the ruthenium metal plug, and forming a metallization layer, such as a copper-containing trench, over the ruthenium metal plug, such that the metal cap layer is between the metallization layer and the ruthenium metal plug, which can prevent intermixing of the ruthenium of the ruthenium metal plug with the metal or metals in the metallization layer.
L'invention concerne un procédé de formation d'un dispositif à semi-conducteur qui peut consister à : fournir un substrat comprenant un trou d'interconnexion dans une couche diélectrique, former une fiche métallique en ruthénium dans le trou d'interconnexion, et au moins une partie de la fiche métallique en ruthénium peut être formée directement sur la couche diélectrique dans le trou d'interconnexion, former une couche de capuchon métallique directement sur la fiche métallique en ruthénium, et former une couche de métallisation, telle qu'une tranchée contenant du cuivre, sur la fiche métallique en ruthénium, de telle sorte que la couche de capuchon métallique se trouve entre la couche de métallisation et la fiche métallique en ruthénium, ce qui peut empêcher un mélange du ruthénium de la fiche métallique en ruthénium avec le métal ou les métaux dans la couche de métallisation.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20241031&DB=EPODOC&CC=WO&NR=2024226242A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,778,883,25551,76302</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20241031&DB=EPODOC&CC=WO&NR=2024226242A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>YU, Kai-Hung</creatorcontrib><creatorcontrib>SATOH, Kohichi</creatorcontrib><creatorcontrib>ISHIZAKA, Tadahiro</creatorcontrib><creatorcontrib>SUZUKI, Hidenao</creatorcontrib><creatorcontrib>YONEZAWA, Ryota</creatorcontrib><creatorcontrib>IMAKITA, Kenichi</creatorcontrib><creatorcontrib>GOMI, Atsushi</creatorcontrib><creatorcontrib>SAKUMA, Takashi</creatorcontrib><creatorcontrib>OTSUKI, Yuji</creatorcontrib><title>METHODS FOR MAKING SEMICONDUCTOR DEVICES THAT INCLUDE METAL CAP LAYERS</title><description>A method for forming a semiconductor device can include providing a substrate including a via in a dielectric layer, forming a ruthenium metal plug in the via, and at least part of the ruthenium metal plug can be formed directly on the dielectric layer in the via, forming a metal cap layer directly on the ruthenium metal plug, and forming a metallization layer, such as a copper-containing trench, over the ruthenium metal plug, such that the metal cap layer is between the metallization layer and the ruthenium metal plug, which can prevent intermixing of the ruthenium of the ruthenium metal plug with the metal or metals in the metallization layer.
L'invention concerne un procédé de formation d'un dispositif à semi-conducteur qui peut consister à : fournir un substrat comprenant un trou d'interconnexion dans une couche diélectrique, former une fiche métallique en ruthénium dans le trou d'interconnexion, et au moins une partie de la fiche métallique en ruthénium peut être formée directement sur la couche diélectrique dans le trou d'interconnexion, former une couche de capuchon métallique directement sur la fiche métallique en ruthénium, et former une couche de métallisation, telle qu'une tranchée contenant du cuivre, sur la fiche métallique en ruthénium, de telle sorte que la couche de capuchon métallique se trouve entre la couche de métallisation et la fiche métallique en ruthénium, ce qui peut empêcher un mélange du ruthénium de la fiche métallique en ruthénium avec le métal ou les métaux dans la couche de métallisation.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZHDzdQ3x8HcJVnDzD1LwdfT29HNXCHb19XT293MJdQ4BCrq4hnk6uwYrhHg4hih4-jn7hLq4KgB1OfooODsGKPg4RroGBfMwsKYl5hSn8kJpbgZlN9cQZw_d1IL8-NTigsTk1LzUkvhwfyMDIxMjIzMg4WhoTJwqAFQ6LRE</recordid><startdate>20241031</startdate><enddate>20241031</enddate><creator>YU, Kai-Hung</creator><creator>SATOH, Kohichi</creator><creator>ISHIZAKA, Tadahiro</creator><creator>SUZUKI, Hidenao</creator><creator>YONEZAWA, Ryota</creator><creator>IMAKITA, Kenichi</creator><creator>GOMI, Atsushi</creator><creator>SAKUMA, Takashi</creator><creator>OTSUKI, Yuji</creator><scope>EVB</scope></search><sort><creationdate>20241031</creationdate><title>METHODS FOR MAKING SEMICONDUCTOR DEVICES THAT INCLUDE METAL CAP LAYERS</title><author>YU, Kai-Hung ; SATOH, Kohichi ; ISHIZAKA, Tadahiro ; SUZUKI, Hidenao ; YONEZAWA, Ryota ; IMAKITA, Kenichi ; GOMI, Atsushi ; SAKUMA, Takashi ; OTSUKI, Yuji</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2024226242A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2024</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>YU, Kai-Hung</creatorcontrib><creatorcontrib>SATOH, Kohichi</creatorcontrib><creatorcontrib>ISHIZAKA, Tadahiro</creatorcontrib><creatorcontrib>SUZUKI, Hidenao</creatorcontrib><creatorcontrib>YONEZAWA, Ryota</creatorcontrib><creatorcontrib>IMAKITA, Kenichi</creatorcontrib><creatorcontrib>GOMI, Atsushi</creatorcontrib><creatorcontrib>SAKUMA, Takashi</creatorcontrib><creatorcontrib>OTSUKI, Yuji</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>YU, Kai-Hung</au><au>SATOH, Kohichi</au><au>ISHIZAKA, Tadahiro</au><au>SUZUKI, Hidenao</au><au>YONEZAWA, Ryota</au><au>IMAKITA, Kenichi</au><au>GOMI, Atsushi</au><au>SAKUMA, Takashi</au><au>OTSUKI, Yuji</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>METHODS FOR MAKING SEMICONDUCTOR DEVICES THAT INCLUDE METAL CAP LAYERS</title><date>2024-10-31</date><risdate>2024</risdate><abstract>A method for forming a semiconductor device can include providing a substrate including a via in a dielectric layer, forming a ruthenium metal plug in the via, and at least part of the ruthenium metal plug can be formed directly on the dielectric layer in the via, forming a metal cap layer directly on the ruthenium metal plug, and forming a metallization layer, such as a copper-containing trench, over the ruthenium metal plug, such that the metal cap layer is between the metallization layer and the ruthenium metal plug, which can prevent intermixing of the ruthenium of the ruthenium metal plug with the metal or metals in the metallization layer.
L'invention concerne un procédé de formation d'un dispositif à semi-conducteur qui peut consister à : fournir un substrat comprenant un trou d'interconnexion dans une couche diélectrique, former une fiche métallique en ruthénium dans le trou d'interconnexion, et au moins une partie de la fiche métallique en ruthénium peut être formée directement sur la couche diélectrique dans le trou d'interconnexion, former une couche de capuchon métallique directement sur la fiche métallique en ruthénium, et former une couche de métallisation, telle qu'une tranchée contenant du cuivre, sur la fiche métallique en ruthénium, de telle sorte que la couche de capuchon métallique se trouve entre la couche de métallisation et la fiche métallique en ruthénium, ce qui peut empêcher un mélange du ruthénium de la fiche métallique en ruthénium avec le métal ou les métaux dans la couche de métallisation.</abstract><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | eng ; fre |
| recordid | cdi_epo_espacenet_WO2024226242A1 |
| source | esp@cenet |
| subjects | BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES |
| title | METHODS FOR MAKING SEMICONDUCTOR DEVICES THAT INCLUDE METAL CAP LAYERS |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-15T17%3A18%3A07IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=YU,%20Kai-Hung&rft.date=2024-10-31&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2024226242A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |